Startseite > Halbleiter > Panel-Level-Packaging auf dem Vormarsch

Foundries, OSATs und IC-Hersteller

Panel-Level-Packaging auf dem Vormarsch

4. Juli 2024, 9:00 Uhr | Heinz Arnold

Die Partnerschaften zur Einführung von Fanout-Panel-Level-Packaging zwischen IC-Herstellern, Foundries und OSATs.

Im zweiten Quartal 2024 haben IC-Hersteller wie AMD damit begonnen, gemeinsam mit TSMC und OSAT-Anbietern den Einsatz von Fanout-Panel-Level-Packaging für die Assemblierung von Chips zu erforschen und die Industrie auf die neue Technik aufmerksam zu machen.

▶ Diesen Artikel anhören

Laut TrendForce gibt es derzeit drei große Strömungen, um Fanout-Panel-Level-Packaging in die Chipfertigung zu bringen:

Erstens gehen die OSAT-Unternehmen (Outsourced Semiconductor Assembly and Test) dazu über, Consumer-ICs auch mit Hilfe von FO-PLP ins Gehäuse zu setzen.
Zweitens überführen Foundries und OSATs das Packaging von 2.5D-KI-GPUs vom Fanout-Wafer-Level-Packaging (FO-WLP) auf FO-PLP.
Drittens wollen sehen Panel-Hersteller die Chance, in für sie neue Märkte einzusteigen.

Wegen der technischen Herausforderungen würden die Beteiligten die neue FO-PLP-Technik derzeit allerdings erst noch evaluieren.

So sei AMD in Gesprächen mit OSATs wie PTI und ASE, um CPUs für den Einsatz von PCs nicht mehr mit Hilfe der traditionellen Packaging-Techniken, sondern mit FO-PLP zu produzieren. Qualcomm sei in Kontakt mit ASE, um PMICs auf FO-PLP-Techniken zu fertigen. Weil die Größen der Leiterbahnen und ihr Abstand auf der FO-PLP-Ebene noch nicht die kleinen Dimensionen von FO-WLP erreichen, ist FO-PLP derzeit laut TrendForce auf ICs begrenzt, die in Mainstream-Prozessen gefertigt werden und auf kostensensitive Produkte wie PMICs beschränkt sind. Für die Mainstream-Consumer-ICs werde FO-PLP erst zu einem späteren Zeitpunkt in Frage kommen.

Um 2.5D-KI-GPUs von FO-WLP auf FO-PLP zu überführen, stünden AMD und Nvidia mit TSMC und SPIL in Kontakt.

NXP and STMicroelectronics setzen dagegen auf Panel-Hersteller und würden dazu mit Innolux zusammenarbeiten, um PMICs mit Hilfe von FO-PLP zu verpacken.

Die OSATs versprechen sich nach Meinung der Analysten von TrendForce von der FO-PLP-Technik, die Kosten für das Packaging senken zu können, um ihren Marktanteil im Sektor der Consumer-ICs zu erhöhen, um in den Multi-Chip-Packaging-Markt und in den Markt für Heterogeneous Integration vordringen zu können.

Die Panel-Hersteller sehen jetzt die Möglichkeit, in den Halbleiter-Packaging-Markt vordringen zu können.

Foundries und OSATs können die Kosten für das 2.5D-Packaging reduzieren und künftig nicht nur KI-GPUs, sondern auch Consumer-ICs mit Hilfe von FO-PLP ins Gehäuse zu setzen.

Die GPU-Hersteller schließlich wollten über FO-PLP die Bauform ihrer KI-GPUs weiter vergrößern.

Laut TrendForce liegen die Vorteile des FO-PLP darin, dass diese Packaging-Technik zu niedrigeren Kosten pro Chip führe und damit größere Chipgehäuse möglich würden. Allerdings müsste die Technik selbst sowie das dafür erforderliche Equipment noch weiterentwickelt werden. Inwieweit sich FO-PLP tatsächlich kommerzialisieren lasse, sei noch unsicher. Nach optimistischen Schätzungen startet die Massefertigung von KI-GPUs mit Hilfe von FO-PLP bis 2026, die Massefertigung von Consumer-ICs mit Hilfe von FO-PLP 2027/28.