Laut Wccftech
Überholt Rapidus Intel?
Rapidus arbeitet nach Informationen von Wccftech bereits an einem 2-nm-Prozess, »2HP« genannt, der eine Logikdichte auf dem Niveau von TSMCs »N2« und vor allem deutlich über der von Intels »18A« erreichen soll.
Mit »2HP« komme Rapidus auf eine Logikdichte von 237,31 MTr/mm². Zum Vergleich: Mit Hilfe des »N2«-Prozess kann TSMC eine Dichte von 236,17 MTr/mm² erzielen. Laut der Studie von Wccftech verwenden beide Knoten High-Density-Zellbibliotheken (HD), die auf die Maximierung der Logikdichte ausgelegt sind, was auf eine vergleichbare Transistoranzahl hindeutet.
Dagegen liege der »18A«-Prozess von Intel mit 184,21 MTr/mm² deutlich dahinter. Die Studie erläutert aber auch, dass Intel bei der Entwicklung mehr Wert auf die Leistung pro Watt als auf die Dichte gelegt hätte, höchste Logikdichte sei also von vorne herein nicht das primäre Ziel gewesen, zumal »18A« vor allem für den internen Gebrauch bestimmt sei.
Laut Wccftech wird Rapidus sein 2-nm-PDK im ersten Quartal 2026 für Kunden verfügbar machen. Das japanische Unternehmen habe schnelle Fortschritte gemacht.
Laut TechPowerUp sei das erfolgreiche Tape-out eines 2-nm-GAA-Testchipbereits erfolgt, die Massenproduktion sei für 2027 geplant. Die Fab »IIM-1« von Rapidus werde dann 25.000 Wafer pro Monat produzieren.
TechPowerUp geht allerdings davon aus, dass Rapidus auch im Jahr 2027 noch ein oder zwei Prozessgenerationen hinter TSMC und möglicherweise sogar hinter Intel zurückliegen werde. Dessen sei sich das Unternehmen bewusst und wolle sich deshalb über kürzere Produktionszeiten für kundenspezifische Produkte differenzieren und wirbt damit, schon in 50 Tagen statt wie heute üblich in 3 Monaten liefern zu können. Die Durchlaufzeit könne durch die enge Zusammenarbeit mit OSAT- und EDA-Firmen reduziert werden.
Jobangebote+ passend zum Thema
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
