Startseite > Halbleiter > So kommen Chiplets in den Mittelstand

Heterogene Integration

So kommen Chiplets in den Mittelstand

12. Dezember 2023, 12:21 Uhr | Heinz Arnold

Andy Heinig, Fraunhofer IIS/EAS: »Damit hochleistungsfähige Systeme auf Basis von Chiplets für den Einsatz in ADAS, im 5G/6G-Umfeld und in der Messtechnik auch in kleinen Stückzahlen für mittelständische Unternehmen Realität werden können, sind keine grundsätzlichen Hürden mehr zu überwinden. Es ist jetzt Aufgabe der Ingenieure, sie aus dem Weg zu räumen – und das werden sie tun.«

Mittelständischen Unternehmen die letzten Hürden auf dem Weg zu hochperformanten Systemen auf Basis von Chiplets aus dem Weg zu räumen – das ist das Ziel von Andy Heinig, Chiplet-Experte am Fraunhofer IIS/EAS. Wie er das erreichen will, erklärt er im Interview mit Markt&Technik.

▶ Diesen Artikel anhören

Markt&Technik: Das Fraunhofer IIS/EAS kooperiert mit Achronix, um einen Chiplet-Demonstrator zu entwickeln. Warum ist das erforderlich?

Andy Heinig: Im Moment ist zu beobachten, dass große Halbleiterhersteller alle Komponenten selbst designen und sie damit unter Kontrolle haben. Das widerspricht dem ursprünglichen Chiplet-Gedanken: Chiplets sollten von verschiedenen Herstellern zur Verfügung gestellt werden und sollten sich wie Legosteine aus dem Baukasten zu Chiplet-Systemen zusammenstellen lassen, so ähnlich wie SoCs aus Funktionsblöcken zusammengebaut, aber monolithisch integriert sind.

Das sollte nicht nur für sehr hohe Stückzahlen funktionieren, sondern auch in kleineren und mittleren Stückzahlen, die mittelständische Unternehmen benötigen – wovon wir aber noch weit entfernt sind. Der Vorteil der heterogenen Integration auf Basis von Chiplets: Die Chiplet-Einheiten können in den für sie jeweils geeignetsten Prozesstechniken gefertigt werden. Allerdings müssen wir nachweisen, dass die Interoperabilität in der Realität tatsächlich funktioniert, um die potenziellen Anwender zu überzeugen – das tut sie im Moment noch nicht so wie ursprünglich erhofft.

Sollten die für Organisationen wie Bunch of Wires und Universal Chiplet Interconnect Express nicht für die Standardisierung sorgen und damit die Interoperabilität gewährleisten?

Eine erste Standardisierung ist erfolgt, aber es fehlen weitere Teile, die bisher eben leider nicht standardisiert sind. Ein aktuelles Problem besteht darin, dass uns die Modelle fehlen, um die Kompatibilität auf elektrischer Ebene schon in der Simulation zu testen. Nachdem die Schnittstellen durch die von Ihnen schon genannten Protokolle standardisiert wurden, hat sich nun in der Praxis gezeigt, dass für die Inbetriebnahme doch noch einiges fehlt. Die Modelle für den Test auf elektrischer Ebene beispielsweise müssen wir erstellen, die gibt es noch nicht, sind aber die Voraussetzung, um Chiplets in die Praxis zu bringen. Dieses Problem hat ein großer Prozessorhersteller, der alles intern aufbaut, natürlich nicht. Hier wollen wir zusammen mit Achronix ansetzen, um die ursprüngliche Idee hinter Chiplets voranzutreiben. Wir haben übrigens schon vor einiger Zeit auch eine Kooperation mit Samsung und Cadence geschlossen, ebenfalls mit dem Ziel, einen Chiplet-Demonstrator zu entwickeln.

Es gibt also Unternehmen, die daran interessiert sind, dass die ursprüngliche Chiplet-Vision Realität wird?

Ja, es gibt viele, die bei uns anfragen, und deshalb führen wir die Projekte auch durch. Das fängt bei den Automobilherstellern an, die komplexe Chips auf Basis von Chiplets entwickeln wollen, etwa für ADAS.

Haben sich diese Unternehmen nicht vorgenommen, möglichst viel im eigenen Haus zu entwickeln?

Sie wollen die Systeme definieren und sicherstellen, dass die Chiplets mit ihrer Software zusammenarbeiten. Das Systemdesign und die Gesamtspezifikation der Chiplets wollen sie weiterhin bei sich durchführen, aber die Umsetzung und Implementierung eher auslagern. Ich habe den Eindruck, dass sie zunehmend der Meinung sind, dass dies nicht mehr zu ihren Kernaufgaben gehört. Aber es gibt auch viele mittelständische Firmen neben den Automobilherstellern, die sehr interessiert daran sind, auf Basis von Chiplets zu entwickeln, auch wenn die Stückzahlen nicht sehr hoch sind.

Hierzu gehören die Hersteller von Messgeräten, die oft eigene Chips entwickeln und ebenfalls keine hohen Stückzahlen benötigen, sowie Hersteller von 5G/6G-Infrastruktur. Die Erkenntnisse aus der Kooperation werden aber für alle Akteure auf dem Halbleitermarkt von Interesse sein, die Schnittstellenkompatibilität mit ihren Chiplet-Projekten anstreben. Im Rahmen der Kooperationen mit Achronix sowie Samsung und Cadence wollen wir die letzten Hürden aus dem Weg räumen, damit diese Unternehmen freie Bahn in Richtung Chiplets bekommen.

Aber in der Praxis funktioniert das für die Automobilhersteller und die mittelständischen Unternehmen noch nicht.

Derzeit ist ihnen das Risiko für den Einstieg noch zu hoch. Sie warten auf Demonstratoren, die die Interoperabilität unter Beweis stellen. Ihnen diese Demonstratoren an die Hand zu geben, sodass sie ihr Risiko deutlich reduzieren können, ist das Ziel unserer Kooperationen mit Samsung und Cadence sowie jetzt mit Achronix.

Was genau funktioniert noch nicht und was bringt der Demonstrator an Neuem?

Wir müssen vom System her denken und das System im Vorfeld möglichst vollständig simulieren. Das Lego-Prinzip sollte eben zunächst in der virtuellen Simulation funktionieren. Das gibt es bisher noch nicht. Aber die potenziellen Anwender wollen sehr sicher sein, dass die Implementierung auch wirklich funktioniert, bevor sie in ein Projekt einsteigen. Diese Simulation wollen wir vorantreiben und damit den Einsteigern einen großen Teil des Risikos nehmen.

Wo kommen innerhalb der Zusammenarbeit mit Achronix die Chiplets her?

Die FPGAs steuert Achronix bei, wir entwickeln die A/D-Wandler. Außerdem bringen wir unser Know-how in den Bereichen Systemkonzepte, Design-Services und Prototyping ein.

Warum setzt Fraunhofer IIS/EAS überhaupt auf die FPGAs von Achronix?

Die Firma Achronix haben wir wegen der Anpassbarkeit der FPGAs, aber auch wegen ihrer Performance wie einer niedrigen Latenzzeit ausgewählt und weil wir damit im Gesamtsystem sehr hohe Datenübertragungsraten erreichen.

Aus wie vielen Chiplets besteht das resultierende System?

Das können Systeme aus zwei Chips sein oder wir können auch zwei oder drei A/D-Wandler-Chiplets integrieren. Es wird sich im Zuge der Zusammenarbeit herausstellen, welche Konfiguration in technischer und wirtschaftlicher Hinsicht die optimale ist. Das ist alles nicht so einfach, wie es vielleicht auf den ersten Blick aussieht.

Auf Basis welcher Chiplet-Standards geschieht das?

Es haben sich inzwischen zwei Standardisierungsorganisationen herauskristallisiert: Bunch of Wires (BoW) des Open Compute Project (OCP) innerhalb der Open Domain Specific Arcitecture (ODSA) und UCIe. Im Moment scheint Universal Chiplet Interconnect Express (UCIe), hinter der Intel steht, die Nase vorne zu haben, zumal Intel ja offen arbeiten will. Schlussendlich kommt es sehr stark auf die jeweilige Anwendung an, um zu entscheiden, welches Interface am besten geeignet ist. In dem gemeinsamen Demonstrator sind die FPGAs und die A/D-Wandler für BoW ausgelegt. Aber unabhängig davon, ob Bunch of Wires oder UCIe – es müssen noch Fragen auf der höheren Protokollebene geklärt werden, etwa wie die Boot-Sequenzen ablaufen. Das muss unbedingt in den Standard, sonst wird das Ganze doch wieder proprietär.

Weil ein FPGA Einsatz findet, sollte doch von vorne herein schon eine gewisse Flexibilität vorliegen, wodurch sich das Risiko senken lässt.

Das ist einerseits ein Vorteil, andererseits sind die FPGAs auch sehr teuer. Deshalb besteht ein Ziel des Projekts darin, festzustellen, ob das Ganze überhaupt ökonomisch sinnvoll ist und wie das Verhältnis von Programmierbarkeit zu Standardfunktionen idealerweise sein sollte.

Welche Interposer werden verwendet?

BoW setzt auf organische Interposer, UCIe hat für beide, organische und Silizium-Interposer, Standards gesetzt.

Wird der organische Interposer nicht bevorzugt, weil er kostengünstiger ist als der Silizium-Interposer?

Ja, der organische Interposer ist kostengünstiger, und für viele Fälle ist er auch geeignet. Er ist sogar heute schon wirtschaftlich! Das eigentliche Problem besteht darin, dass die Supply-Chain neu gedacht werden muss. Bisher haben die mittelständischen Unternehmen, die mit Foundries zusammenarbeiten, auch das Packaging als Bestandteil des Komplettpakets erhalten. Jetzt müssen sie sich plötzlich um das Packaging selbst kümmern und zusätzlich mit unabhängigen Packaging-Häusern kooperieren. Das macht es für sie komplizierter. Aber es gibt noch weitere Probleme, über die zuvor nicht so intensiv nachgedacht wurde, die jetzt aber in der Praxis auftauchen. Ein Beispiel: Wenn auf dem Interposer eine Leitung ausfällt, ist das gesamte teure System verloren, denn bisher sind in dem Standard keine Redundanzen vorgesehen. Das muss sich unbedingt ändern, um praxistauglich zu werden.

Es gibt also noch sehr viele Fragen zu klären, bis das Chiplet-Konzept wirtschaftlich eingesetzt werden kann. Sie sind dennoch zuversichtlich, dass sich die Chiplets durchsetzen werden?

Ja, denn die Probleme stellen alle keine grundsätzlichen Hürden dar. Es ist jetzt Aufgabe der Ingenieure, sie zu lösen, und das werden sie tun. Wenn es soweit ist, bekommen die Anwender sehr viele Vorteile: Gegenüber der Montage auf der Leiterplatte eine sehr viel höhere Leistungsfähigkeit, weniger Energieaufnahme und weniger Ressourcenverbrauch – was ja auch in Hinsicht auf die Reduzierung des CO2-Ausstoßes von großer Bedeutung ist. Chiplets benötigen von allem weniger und bringen eine viel höhere Leistungsfähigkeit – auch für mittelständische Unternehmen. Das geht alles in die richtige Richtung!