Startseite > Halbleiter > Powerchip lindert KI-Chip-Knappheit

KI-Substrate auf 12-Zoll-Wafern

Powerchip lindert KI-Chip-Knappheit

7. Mai 2024, 5:47 Uhr | Heinz Arnold

Statt monolithisch zu integrieren, lassen sich künftig komplexe Funktionen aus Chiplets zusammen setzen, die in den für sie jeweils optimalen Prozesstechniken gefertigt werden.

Powerchip Semiconductor Manufacturing hat eine neue 12-Zoll-Fab in Betrieb genommen, die auch für die Fertigung von Komponenten ausgelegt ist, die für KI-Chips benötigt werden und derzeit einen Flaschenhals darstellen.

▶ Diesen Artikel anhören

Bei den für KI-Chips benötigten Komponenten, die Powerchip Semiconductor Manufacturing (PSMC) in der neuen 12-Zoll-Fab fertigen will, handelt es sich um Interposer, einer der drei Grundbausteine der von TSMC entwickelten Chip-on-Wafer-on-Substrate-Technologie, kurz CoWoS. Mit Hilfe von CoWoS werden KI-Chips gefertigt, beispielsweise für Nvidia. Die Interposer sollen derzeit den Flaschenhals bilden, aufgrund dessen dem Nvidia weniger KI-Chips bei TSMC fertigen lassen kann, als das Unternehmen benötigte, um seine Kunden in ausreichendem Maße mit KI-GPUs beliefern zu können. Denn derzeit reicht die Kapazität von TSMC nicht aus, um die hohe Nachfrage zu decken. TSMC hatte angekündigt, die eigene CoWoS-Kapazität bis Ende des Jahres zu verdoppeln. Die Nachfrage würde aber voraussichtlich auch dann noch das Angebot übersteigen.

»Wir arbeiten mit unseren Kunden zusammen, um sie im CoWoS-Umfeld zu unterstützen und widmen einen Teil der Kapazität der neuen Fab der Fertigung für CoWoS-relevante Produkte«, zitiert die Taipei Times Frank Huang, CEO von PSMC. »Diese Produkte befinden sich im Verifikationsprozess.« Damit will er dazu beitragen, die derzeitige Kapazitätslücke zu schließen. Die Lieferung der Interposer soll im zweiten Quartal aufgenommen werden.

PSMC beschleunigt Kapazitätsausbau

In diesem Jahr will PSMC die Kapazitäten stärker ausbauen als geplant und hat vergangenen Monat die Investitionen auf 985 Mio. Dollar (32 Mrd. NT$) erhöht, vor allem für die CoWoS- und Wafer-on-Wafer-Packaging-Linien. Ursprünglich geplant waren 25 Mio. NT$.

Insgesamt hat PSMC 80 Mrd. NT$ in die neue Fab »P5« im Tingluo Science Park, Taiwan, investiert. Die Fab »P5« ist dafür ausgelegt, anfänglich neben den KI-Produkten vor allem OLED-Treiber-ICs und Wifi-Chips mit Hilfe von 55-nm-, 40-nm- und 28-nm-Prozessen zu fertigen. Zu Beginn liegt die Kapazität bei 50.000 Wafern mit einem Durchmesser von 12 Zoll pro Monat. In der zweiten Ausbauphase soll die Kapazität um weitere 50.000 Wafer pro Monat erhöht und auch mit Hilfe von 22-nm-Prozessen gefertigt werden. Das Gesamtinvestment beziffert PSMC auf 300 Mrd. NT$.