Startseite > Halbleiter > Programierbare Logik > RISC-V-Soft-IP für FPGAs

Achronix/Bluesec

RISC-V-Soft-IP für FPGAs

27. März 2024, 9:48 Uhr | Iris Stroh

RISC-V-IP-Cores für die Speedster7t-FPGAs

Achronix Semiconductor, Anbieter von FPGAs und eFPGA-IP, und Bluespec, Spezialist von RISC-V-Tools und RISC-V-IP, haben eine Familie von Linux-fähigen RISC-V-Soft-IP-Cores für die Achronix Speedster7t FPGA-Familie vorgestellt.

▶ Diesen Artikel anhören

Die Familie von RISC-V-Soft-IP-Cores von Bluespec lassen sich problemlos in die 2D-NoC-Architektur (NoC: Network-on-Chip) von Achronix integrieren, so dass die FPGA-Designs einfach um skalierbare Verarbeitungsfunktionen erweitert werden können. Es können dank des 2D-NoCs ein oder mehrere RISC-V Cores in der FPGA-Fabric implementiert werden. Somit können Entwickler C/C++-Anwendungen auf Bare Metal oder Betriebssysteme auf Hardware-Subsystemen ausführen, wobei ein bis acht 64-Bit-Prozessoren individuell mit Gleitkomma-Befehlen, benutzerdefinierten Befehlen und Hardware-Beschleunigern konfiguriert werden können.

Über jeden Beschleuniger-Port der Prozessoren kann das Speichermanagement, eine Software-gesteuerte Konfiguration und die Steuerung von Workload-Beschleunigern mit hoher Bandbreite durchgeführt werden. Da Entwickler bewährte und vertraute Technologien wie RISC-V, Linux, RTOS und Software-Multi-Threading verwenden können, beschleunigt diese Fähigkeit den Designprozess, indem sie die Lernkurve minimiert.