Startseite > Halbleiter > Heterogener Chiplet-Demonstrator

Fraunhofer IIS/Achronix

Heterogener Chiplet-Demonstrator

3. Mai 2023, 10:37 Uhr | Heinz Arnold

Das Fraunhofer IIS/EAS und FPGA-Spezialist Achronix kooperieren auf dem Gebiet der Chiplets, um hochleistungsfähige Systeme in einem Package aufzubauen.

▶ Diesen Artikel anhören

Ziel der Kollaboration ist es, einen heterogenen Chiplet-Aufbau zu erarbeiten. Das Fraunhofer IIS/EAS bringt dabei sein Know-how zu Systemkonzepten, Design-Services und Prototyping für moderne Packaging-Aufbauten ein. In Verbindung mit dem Speedcore-eFPGA-IP von Achronix entstehen Multi-Chip-Systeme, die aus mehreren Chiplets bestehen werden. Sie ermöglichen eine Untersuchung und Bewertung der Chip-to-Chip-Transaktionsschicht-Verbindungen wie Bunch of Wires (BoW) und Universal Chiplet Interconnect Express (UCIe).

Die Partner sehen in der Chiplet-Technologie in naher Zukunft ein großes Potenzial für den Einsatz durch die Industrie in verschiedenen leistungsstarken, heterogenen Multi-Chip-Lösungen. Ihr Vorteil ist, dass sie geringere Latenzzeiten, höhere Bandbreiten und niedrigere Kosten als diskrete Bauteile ermöglichen, die über herkömmliche Leiterbahnen auf einer Leiterplatte verbunden sind.

Eine Schlüsselanwendung, die im aktuellen Projekt beleuchtet wird, ist die Verbindung von Hochgeschwindigkeits-ADCs mit dem eFPGA-IP von Achronix für die Vorverarbeitung in Radargeräten sowie für die drahtlose und optische Kommunikation. Die Speedcore-eFPGA-IP von Achronix spielt in dieser Anwendung eine wichtige Rolle, weil sie eine niedrige Latenzzeit und Rekonfigurierbarkeit ermöglicht – bei gleichzeitiger hochperformanter Datenbeschleunigung, was für zahlreiche anspruchsvolle Anwendungen erforderlich ist.

Im Ergebnis der Zusammenarbeit entsteht eine Demonstrationsplattform, die für Anwendungen wie 5G/6G-Drahtlos-Infrastruktur, ADAS und leistungsstarke Test- und Messgeräte geeignet ist. Die fachlichen Erkenntnisse aus der Kooperation sind für alle Akteure auf dem Halbleitermarkt von Interesse, die Schnittstellenkompatibilität mit ihren Chiplet-Projekten anstreben.