Startseite > Halbleiter > Nvidia setzt auf neue Packaging-Prozesse

KI-Chips

Nvidia setzt auf neue Packaging-Prozesse

20. Januar 2025, 6:43 Uhr | Heinz Arnold

So stellt TSMC sich die CoWoS-Evolution vor

Der Bedarf von Nvidia nach Advanced Packging Prozessen bleibt hoch. Jetzt setzt Nvidia nicht nur auf TSMC, sondern auch auf den taiwanischen OSAT SPIL.

▶ Diesen Artikel anhören

Bisher lässt Nividia die KI-Chips bei TSMC fertigen, nicht nur in den Front-End-Fabs, wo die ICs im Wafer-Verbund die Prozesse durchlaufen, in denen die Transistoren und die Verbindungen der Transistoren untereinander gebildet werden, sondern auch im Back-End, wo die ICs mit Hilfe von Advanced Packaging in die Gehäuse gesetzt werden.

Längst wird nicht mehr nur ein IC in sein Gehäuse gesetzt, sondern es werden unterschiedliche ICs, die mit Hilfe unterschiedlicher Prozesstechniken gefertigt werden, neben- und übereinander in ihr Gehäuse integriert. Die Packaging-Technologie, die dafür verwendet wird, nennt TSMC »CoWoS« (Chip on Wafer on Substrate). Bisher kam für den »Hopper« von Nividia der »CoWoS-S«-Prozess zum Einsatz.

Für die neuste KI-Chip-Generation, die Nvidia im März 2024 vorgestellt und auf den Namen Blackwell getauft hatte, will Nvidia auf die neuste Variante »CoWoS-L« übergehen, um dann sukzessive auch die bestehenden »CoWoS-S«-Kapazitäten auf »CoWoS-L« umzustellen. Das erklärte der CEO von Nvidia, Jensen Huang auf einer Veranstaltung von der ASE-Tochter Siliconware Precision Industries (SPIL) in Taiwan.

Jetzt auch heterogene optische Integration

Dann würden auch Silicon-Photonics-Prozesse zum Einsatz kommen. Darüber ließen sich verschiedene Gehäuse untereinander effektiv zu noch größeren Systemen integrieren, um die Leistungsfähigkeit von KI-Chips weiter zu erhöhen.

TSMC holt ASE, SPIL und Amkor ins Boot

Er hofft, dass sich künftig die Kapazitäten, die Nvidia für die Advanced Packaging-Prozesse zur Verfügung stehen, erhöhen werden, denn bisher bildeten sie den Flaschenhals: Das Unternehmen könnte noch mehr Blackwell-Chips verkaufen, wenn die Fertigungskapazitäten derzeit nicht limitiert wären. SPIL hat »CoWoS« inzwischen für die eigene Fertigung zertifiziert und plant, die Produktion ab dem zweiten Quartal dieses Jahres hochzufahren. Das Unternehmen arbeitet neben Nvidia auch mit AMD auf dem Gebiet des Advanced 3D Packaging zusammen. Neben SPIL dürfen auch weitere OSATs wie ASE und Amkor die Fähigkeit besitzen, mit Hilfe von CoWoS-Prozessen zu fertigen.

Kapazitäten verdoppeln sich

TSMC President C.C. Wei hatte im August 2024 gesagt, dass sich die CoWoS-Kapazität auch 2025 verdoppeln werde und dass TSMC auf diesem Gebiet auch mit OSATs zusammenarbeiten werde.

Laut den Marktforschern von TrendForce hat die CoWoS-Kapaziät von TSMC im verangenen Jahr bei 35.000 bis 40.000 Wafern pro Monat gelegen. Damals schätzte TrendForce, dass die Kapazität unter Einschluss der OSATs in diesem Jahr mindestens 65.000 Wafer pro Monat erreichen werde.