Uneinig ist die Branche, inwieweit die mögliche Kompatibilität zu Thunderbolt eine Rolle im Embedded-Geschäft spielt. »Thunderbolt hat nie wirklich Einzug gehalten in der Embedded-Branche und wird daher auch in Zukunft kaum eine Rolle spielen«, ist sich Norbert Hauser, Vice President Marketing von Kontron, sicher. Optimistischer ist hier Jens Plachetka, Manager Board Platforms von Avnet Integrated: »Momentan gibt es noch keine große Nachfrage, Thunderbolt wird aber in Zukunft ein wichtiges Thema werden.« Mögliche Gründe dafür nennt Daniel Piper, Head of Marketing Embedded IoT von Advantech Europe: »Thunderbolt im Sinne einer miniPCIe-über-Kabel-Funktion zur I/O-Anbindung kann durchaus eine Rolle spielen. Allerdings scheint hier das Momentum inzwischen etwas verflogen.«
Für Überraschung sorgte auch die PCI-SIG mit der sehr frühen Ankündigung von PCI Express 6.0 und dem Ziel, bis 2021 die entsprechende Spezifikation vollenden zu wollen. Das Tempo verwundert, gehen doch aktuell gerade erst die ersten PCIe-4.0-Bausteine in Serie. »Aus meiner Sicht ist PCIe 6.0 viel zu früh. Wir sehen gerade, dass 3.0 im Embedded-Markt ankommt«, erklärt Peter Ahne, Product Marketing Manager EMEA bei Portwell Deutschland. Dies bestätigt auch Daniel Piper: »Fast alle Embedded-Kunden kommen aktuell mit der Bandbreite der installierten Basis wie PCI Express 3.0 in ihren Anwendungen problemlos aus – oft sogar nur noch mit 2.1, wie beim beliebten i210-Netzwerkkontroller.«
Prinzipiell ist die Branche aber dem neuen Standard gegenüber aufgeschlossen. »Der Datenhunger von IoT und KI erfordert einen hohen Durchsatz und schnelle Speichermedien. Da in manchen Schnittstellen wie M.2 die Ausweitung auf weitere Lanes beschränkt ist, kann nur eine höhere Übertragungsrate pro Lane den Durchsatz erhöhen. Aus Sicht der Embedded-Industrie also der richtige Ansatz«, erklärt Josef Fromberger.
Bislang wuchs die Bandbreite bei PCI Express durch Verdoppelung der Symbolrate. Damit musste die Branche immer höhere Frequenzen in ihren Baugruppen und über die entsprechenden Bus-Stecker beherrschen. Beim Übergang von 5.0 auf 6.0 bleibt die Symbolrate jedoch gleich, es müssen dementsprechend keine höheren Frequenzen gemeistert werden. Die Verdoppelung der Bandbreite erfolgt durch eine PAM-4-Modulation des Signals, also der Übertragung von zwei Bits pro Takt. Beherrscht ein Design PCIe 5.0, sollte der Übergang auf 6.0 von der Physik her keine größeren Probleme bereiten. Ein Beispiel dafür könnte COM-HPC sein, das als kommender Modulstandard (wird noch spezifiziert) schon auf PCIe 4.0 und 5.0 basiert. »Wir sind daher optimistisch, mit COM-HPC auch PCIe 6.0 zu supporten«, betont Christian Eder.
Bis die ersten PCIe-6.0-Bausteine verfügbar sind, werden noch Jahre vergehen, schließlich gibt es noch nicht einmal PCIe-5.0-Chips. Deutlich drängender ist die Versorgung mit den Bauelementen der aktuellen Generationen – im letzten Jahr war das Thema Allokation leider ein Dauerbrenner.