Startseite > Halbleiter > Programierbare Logik > 7-nm-FPGAs mit Network on Chip

Achronix

7-nm-FPGAs mit Network on Chip

22. Juli 2019, 15:34 Uhr | Iris Stroh

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 2

Security

Mensor betont, dass das NoC der Speedster7t-FPGAs die herkömmlichen programmierbaren Verbindungen innerhalb des FPGA-Arrays ergänzt; das NoC sei das Autobahnnetz, die konvenionelle Verbindungsmaxtrix entspreche dem städtischen Straßensystem. Die konventionelle, programmierbare Verbindungsmatrix wird für den langsameren, lokalen Datenverkehr genutzt, das NOC für die schnellen Datenflüsse.

Das NoC übernimmt nicht nur die Datenübertragung an die programmierbare Logik und die MLPs, es ermöglicht auch eine direkte Verbindung zwischen den verschiedenen Speedster7t-Schnittstellen. So kann beispielsweise ein Host-Prozessor Daten an jeden der GDDR6- oder DDR4/5-Speicher-Controller von jeder der PCIe-Gen5-Schnittstellen nur über die NoC-Struktur übertragen. Dafür muss das NoC einfach nur konfiguriert werden, das heißt: »Der Designer muss die Verbindung zwischen den Schnittstellen nicht entwickeln und es ist dafür auch keine programmierbare Logik notwendig, da das NoC alles verwaltet – die programmierbare Verbindung innerhalb des FPGA-Arrays ist nicht an diesem Datentransfer beteiligt«, so Mensor. Zusätzlich können Datenströme aus dem programmierbaren FPGA-Fabric bezogen und auf den NoC gelegt werden, um an eine andere Stelle in der programmierbaren Fabric übertragen zu werden.

Konfiguration über NoC, FCU und PCIe

Jedes FPGA muss konfiguriert werden, so auch Speedster7t. Dafür verfügen diese FPGAs über eine On-Chip-FCU (FPGA-Control-Unit), die die anfängliche Konfiguration des FPGA und jede spätere teilweise Rekonfiguration verwaltet. Auch hier ist das NoC von Vorteil, denn es kann auch für die Konfiguration genutzt werden. Wird das NoC als Konfigurationsnetzwerk genutzt, ergeben sich drei wesentliche Konsequenzen:

Da jeder mit dem NOC verbundene Funktionsblock bereits eine dedizierte Konfigurationsadresse im 42-bit-Adressraum des NoC besitzt, kann jeder On-Chip-Block unabhängig konfiguriert werden.
Die FCU kann ein aktiveres Element im Gesamtsystemdesign werden, da sie nun jeden Block jederzeit unabhängig voneinander neu konfigurieren kann. Dadurch wird eine teilweise Rekonfiguration einfacher.
Die Verwendung des NoC zur Konfiguration macht es möglich, dass ein externer Prozessor die Konfiguration eines Speedster7t-FPGA über eine der PCIe-Schnittstellen übernehmen kann.

Security

Die Speedster7t-FPGAs sind dank Security-Funktionen auch gegen Angriffe von außen geschützt. So werden Schlüssel beispielsweise auf Basis einer manipulationssicheren, physikalisch nicht klonbaren Funktion (PUF) verschlüsselt. Die Bitstreams wiederum werden mit 256-bit-AES-GCM-Algorithmus verschlüsselt und authentifiziert. Um gegen Seitenkanalangriffe zu schützen, werden Bitstreams segmentiert, wobei für jedes Segment separat abgeleitete Schlüssel verwendet werden. Die Entschlüsselungs-Hardware wiederum verfügt über Gegenmaßnahmen, die eine Differential-Power-Analysis (DPA) verhindern. Zusätzlich wird ein 2048-bit-RSA-Public-Key-Authentifizierungsprotokoll verwendet, um die Entschlüsselungs- und Authentifizierungs-Hardware zu aktivieren. Damit können Nutzer sicher sein, dass es sich beim Laden des gesicherten Bitstreams auch um die gewünschte Konfiguration handelt.