Startseite > Halbleiter > Performance plus Flexibiliät - neue Klasse von KI-ASICs

ASICs, Speicher, 2.5D-Integration

Performance plus Flexibiliät - neue Klasse von KI-ASICs

11. Juni 2018, 11:44 Uhr | Heinz Arnold

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 1

SiP-Technik plus 7-nm-Prozesse: Das bringt KI-Performance

Genauso wesentlich für die Leistungsfähigkeit der Chips ist aber auch die Anbindung an externen Spezialspeicher, etwa Tenary Content Addressable Memories (TCAMs). Weil es hier auf höchste Geschwindigkeit ankommt und sehr viele Verbindungen erforderlich sind, hat sich eSilicon entschlossen, auf Systems-in-Package (SiP) zu setzen. In einem Gehäuse arbeiten also neben dem ASIC noch weitere spezielle Speicher-ICs, die auf einem dünnen Interposer sitzen. Dabei handelt es sich um 3D-Speicher-Stacks, sogenannte High-Bandwidth Memoris (HBM). Der gegenwärtig aktuelle Standard dafür ist HBM2.

In der 2.5D-Integration arbeitet eSilicon ebenfalls eng mit TSMC zusammen. Die SiPs entstehen auf Basis der Chip-on-Wafer-on-Substrate-Technik (CoWoS) von TSMC. So werden massiv parallele Verbindungen zu den internen Memory-Stacks für schnelle Zugriffszeiten möglich. Zudem verringert sich die Leistungsaufnahme erheblich. Das hilft nicht nur der Performance, sondern schafft auch Flexibilität: Über Veränderungen im 2.5D-Packaging lassen sich Speicherzuordnungen ändern. »Es ist fundamental wichtig, nicht nur über das tiefe Wissen im ASIC-Design zu verfügen, sondern auch über das Packaging, denn beides muss Hand in Hand gehen, um höchste Performance erreichen zu können«, erklärt Gianfagna.

Da trifft es sich gut, dass eSilicon schon seit 2011 ASICs für Networking-Equipment entwickelt, für die ganz ähnliche Anforderungen gelten. Daher hat das Unternehmen nicht nur über viele Jahre Erfahrungen im ASIC-Designs gesammelt, sondern auch im Bereich des Packaging. Das ist nicht gerade trivial, denn hier kommt es darauf an, die mechanischen und thermischen Eigenschaften genau zu verstehen. »Weil die Performance des ganzen Chips einschließlich der Speicher erst in der Kombination beider Seiten optimiert werden kann, ist es wichtig, sowohl die ASIC-Seite als auch die Anbindung der Speicher genau zu verstehen«, sagt Gianfagna. Weil es kaum Firmen gebe, die über beides verfügen, sieht er eSilicon hier in einer guten Position.
Derzeit arbeitet eSilicon mit führenden Systemherstellern zusammen. Einsatz finden die »weltweit ersten KI-ASICs«, so Gianfagna, zunächst in Datenzentren, in autonom fahrenden Autos und Mensch-Maschine-Schnittstellen.