Startseite > Halbleiter > Leistungshalbleiter > SiC aus der CMOS-Fab

Leistungs-MOSFETs

SiC aus der CMOS-Fab

26. Juni 2017, 11:05 Uhr | Ralf Higgelke

Hohe Preisaufschläge sowie Unsicherheiten bei der Zuverlässigkeit des Oxids, parametrische Stabilität und die Lebensdauer haben den flächendeckenden Einsatz von SiC-MOSFETs bislang verhindert. Ein Ausweg könnte die Produktion von SiC-Bauteilen in normalen CMOS-Fabs sein.

▶ Diesen Artikel anhören

von Dr. Kevin Speer, Manager of Power Semiconductor Technology Strategy bei Littelfuse, und Dr. Sujit Banerjee, CEO von Monolith Semiconductor.

Allgemein müssen die Hersteller SiC-MOSFETs anbieten, deren Schwellenspannung stabil und deren Lebensdauer des Gate-Oxids ausreichend lang ist, wobei die Preise natürlich möglichst niedrig sein sollen. Dies lässt sich einhalten, wenn das Design der Bauteile sowie die Herstellungsprozesse mit den Abläufen in einer herkömmlichen CMOS-Fab kompatibel sind. Dadurch lassen sich die hohen Anfangsinvestitionen für den Bau einer eigenen SiC-Fab vermeiden und in der Volumenproduktion Skaleneffekte nutzen.

Ein weiterer Ansatz besteht darin, SiC-Bauteile auf SiC-Wafern mit 150 mm (6 Zoll) Durchmesser herzustellen, statt auf solchen mit einem Durchmesser von 76 mm (3 Zoll) oder 100 mm (4 Zoll). Unter der Annahme, dass die Ausbeute (Yield) gleich bleibt und die Wafer ähnlich dick sind, lassen sich damit pro Wafer zwei- bis viermal mehr Bauteile herstellen. Damit sinkt wiederum der Preis deutlich, da die Kosten pro Bauteil bei Epi-Wafern mit größerem Durchmesser sinken.

Es stellt sich dabei heraus, dass möglicherweise mehr als 90 % der Prozesse für SiC-Bauelemente in einer CMOS-Fab ausgeführt werden können. Monolith Semiconductor hat dies durch die Fertigung von 1200-V-SiC-MOSFETs in einer 150-mm-CMOS-Fab bewiesen, die auch für die Zulieferung für die Automobilproduktion zertifiziert ist. Nicht nur die Fertigungsausbeute war hoch genug, auch die Gate-Oxide waren zuverlässig und die Bauelementeparameter waren bei Sperrschichttemperaturen von +175 °C und höher ausreichend stabil [1]. Die verbleibenden zehn Prozent der Prozessschritte erfordern jedoch weiterhin spezielle Tools oder Optimierungen wie Hochtemperatur-Ionenimplantation und Dotierstoff-Aktivierung sowie spezielle Metallisierungssysteme.

Wenn möglich, sollten in einer CMOS-Fertigungsanlage bestehende Standardprozessschritte wie Implantationsmasken und hochrangige Verbindungen auch für die Produktion von SiC-Bauteilen genutzt werden. Für Schritte wie Gate-Oxidierung und Metallisierung lassen sich SiC-spezifische Prozesse mithilfe von CMOS-Produktionswerkzeugen wie Hochtemperatur- oder RTP-Öfen (Rapid Thermal Processing) entwickeln.

Wie bereits erwähnt, sind aber eigene Tools für Ionenimplantation und Aktivierung erforderlich. Neben den eigentlichen Prozessschritten sind auch spezielle Bearbeitungsprozesse anzupassen, da SiC-Wafer halbtransparent sind. Sensoren, die für die Analyse von lichtundurchlässigen Materialien entwickelt wurden, reagieren leider nicht korrekt bei SiC-Wafern. Dies führt zu Bruchschäden. Ein weiteres Beispiel ist, dass automatische Fehlererkennungstools möglicherweise Fehler unter der Oberfläche mit Oberflächendefekten verwechseln und falsche Korrekturaktionen auslösen.

Unterschiede in der Waferdicke können die Prozesskompatibilität zwischen Si-CMOS- und SiC-Leistungshalbleitern weiter verkomplizieren. Mit entsprechender Sorgfalt lassen sich diese Hürden überwinden. Dann kann eine volumenstarke Produktionsumgebung sowohl Si- als auch SiC-Wafer bearbeiten, wobei der Hersteller wie auch der Kunde von den günstigeren Kosten und den hohen Volumina der CMOS-Fab profitieren.