Embedded-Systeme

Wie SiPs Moore’s Law retten

14. April 2022, 16:30 Uhr | Heinz Arnold
Maksym Yemelyanov/stock.adobbe.com
© Maksym Yemelyanov/stock.adobbe.com

Systems in Package (SiPs) erlauben es, ICs in einem einzigen Gehäuse zu integrieren, die in für sie optimalen Prozessen gefertigt werden. Das erhöht die Funktionalität und reduziert Entwicklungszeiten.

Systems in Package (SiPs) in den Massenmarkt zu bringen – das ist das Ziel der amerikanischenOctavo Systems. Jetzt hat das Unternehmen eine neue SiP-Plattform »OSDZU3« auf Basis der MPSoC-Architektur Zynq Ultrascale+ von Xilinx (AMD) vorgestellt, um diesem Ziel einen weiteren Schritt näher zu kommen. Mit dem OSDZU3 will das Unternehmen die Vorteile des System in Package mit der Leistungsfähigkeit und der Flexibilität der Zynq-UltraScale+-Architektur kombinieren. Neben dem Zynq-FPGA hat Octavo in dem OSDZU3-SiP das vollständige Power-Management-System auf Basis zweier PMICs von Infineon integriert, ein komplettes-LPDDR4-Speichersystem und weitere EEPROMs sowie QSPI-Flash-Speicher, MEMS-Oszillatoren sowie über 100 passive Bauelemente.

Das alles ist in einem BGA untergebracht, das eine Fläche von nicht mehr als 20,5 mm × 40 mm einnimmt. Damit ist das System um 60 Prozent kleiner, als es über den diskreten Aufbau auf der Leiterplatte möglich gewesen wäre.

Das ist aber noch längst nicht alles: »Der Verzicht auf die Entwicklung komplizierter Stromversorgungs- und der LPDDR-Speichersysteme hat unseren Kunden mehr als neun Monate Entwicklungszeit erspart«, sagte Greg Sheridan, Vice President Strategy und Marketing von Octavo Systems, im Markt&Technik-Interview (S. 19 im E-Paper dieser Ausgabe).

Anbieter zum Thema

zu Matchmaker+
Sheridan_Greg_
Greg Sheridan, VP Strategy und Marketing von Octavo Systems: »Mit ihrer hohen Integrationsdichte können SiPs nicht nur den Kunden helfen, ihre komplexen Designs deutlich zu beschleunigen, sondern sogar Moore’s Law in die Zukunft retten – und genau das ist unser Ziel.«
© Octavo

Worauf Sherdian besonders stolz ist: »Wir zielen mit unseren SiPs auf den breiten Markt ab, darin besteht der Hauptunterschied zu anderen SiP-Herstellern.« Und er ist sich sicher: »Mit ihrer hohen Integrationsdichte können SiPs nicht nur den Kunden helfen, ihre komplexen Designs deutlich zu beschleunigen, sondern sogar Moore’s Law in die Zukunft retten – und genau das ist unser Ziel.«

Was sagen andere SiP-Experten zu der neuen OSDZU3-Familie von Octavo? Karl-Friedrich Becker vom Fraunhofer IZM ist durchaus beeindruckt: »Alle Bauelemente für das System sind legoartig integriert, einschließlich des Speichers und der Schnittstellen. Es werden keine Prozesse verwendet, die nicht ausgereift sind, überall erhältliche Standardkomponenten kommen zum Einsatz, insgesamt eine Hochintegration, die robust funktioniert!« Mit den geringen Gehäuseabmessungen und dem relativ großen Rastermaß der Lötbällchen von 1 mm × 1 mm ließen sich die SiPs auch gut montieren. »Wer nicht selbst designen will, für den sind diese SiPs eine sehr gute Alternative«, so sein Fazit. Karl-Friedrich Becker weiß, wovon er spricht: Er beschäftigt sich seit vielen Jahren mit dem Packaging und hat selber an der Entwicklung der »Universellen Sensorplattform« (USeP) mitgewirkt, ein öffentlich gefördertes Projekt, an dem mehrere Fraunhofer-Institute (ISS, IZM, IPMS und ENAS) sowie GlobalFoundries beteiligt waren. Inzwischen hat die Dresdner Sensry USeP lizenziert und kommerzialisiert diese SiP-Technik.

Was hinter den SiPs steckt

Doch warum sind die SiPs so vielversprechend? Vor allem bieten sie eine hohe Integrationsdichte, und die Anwender können sie einfach verarbeiten: Verschiedene unterschiedliche ICs von Prozessoren und Controllern über FPGAs und SoCs bis zu Power-Management-ICs und Speicher lassen sich als Bare Dies oder als gehäuste ICs auf dem Substrat eines SiP aufbringen, genauso wie MEMS, Sensoren, optoelektronische Komponenten und passive Bauelemente. Dank der fortschrittlichsten Packaging-Methoden wie heterogene Integration können all diese Komponenten sehr eng nebeneinander und sogar übereinander angeordnet werden. Danach werden sie vergossen und in ein Gehäuse gesetzt. Dieses Gehäuse nimmt eine Fläche ein, die nicht größer ist als die eines modernen Prozessors oder SoC.

Die Anwender können das SiP also sehr einfach mithilfe der bekannten Techniken und Maschinen für die Leiterplattenbestückung verarbeiten und in ihr Zielsystem einbauen.
SiPs entwickeln die Hersteller derzeit vor allem für bestimmte Zielmärkte, etwa um photonische Komponenten zu realisieren. Andere Hersteller integrieren HF-Komponenten und Antennen für die Kommunikation und bzw. MEMS und Sensoren, um beispielsweise SiPs für den Einsatz im Asset Tracking, der Logistik, dem Condition Monitoring oder der vorausschauenden Wartung zu entwickeln.

Allen gemeinsam ist, dass sich verschiedene Bauelemente integrieren lassen, die in den jeweils für sie optimalen Prozesstechniken gefertigt werden. Das erinnert an den Chiplets-Ansatz, spielt sich jedoch auf einer anderen Ebene ab: Die integrierten Bauelemente sind zumeist Standardprodukte, die über die bekannten Methoden der Leiterplattenbestückung auf das Substrat aufgebracht werden. Das verspricht eine relativ kostengünstige Fertigung und ein robustes Ergebnis. Weil sich die Bauelemente im Vergleich zu herkömmlich bestückten Leiterplatten – wie beispielsweise Systems on Module (SoM) – sehr eng nebeneinander und sogar in der dritten Dimension übereinander setzen lassen, steigt die Anzahl der Transistoren pro Leiterplattenfläche über die SiPs stark an. Genau deshalb ist Greg Sheridian überzeugt, mit den SiPs seinen Beitrag zur Rettung von Moore’s Law leisten und den SiPs auf breiter Front zum Durchbruch verhelfen zu können.

Mehr zur neuen OSDZU3-Plattform erfahren Sie im Artikel »Embedded Computer auf einem Chip« ab S. 17 des aktuellen E-Paper 15-2022.
 


Das könnte Sie auch interessieren

Verwandte Artikel

XILINX GmbH, INFINEON Technologies AG Neubiberg