Schwerpunkte

Der erste 2-nm-Prozess

50 Mrd. Transistoren auf einem IC

10. Mai 2021, 07:53 Uhr   |  Heinz Arnold

50 Mrd. Transistoren auf einem IC
© IBM

Ein Wafer, der auf Basis des neuen 2-nm-Proezsses von IBM gefertigt wurde.

Als erstes Unternehmen der Welt hat IBM einen 2-nm-Prozess entwickelt: Auf einen fingernagelgroßen IC passen 50 Mrd. Transistoren.


Gegenüber 7-nm-Chips können die 2-nm-ICs die Leistungsfähigkeit bei gleicher Leistungsaufnahme um 45 Prozent steigern. Bei gleicher Leitungsfähigkeit sinkt die Energieaufnahme um 75 Prozent. Wenn alle Datencenter ICs einsetzten, die auf Basis des 2-nm-Prozesses gefertigt würden, könne laut IBM die Energie von 48 Mio. Haushalten eingespart werden. Die Batterien in Smartphones könnten viermal länger arbeiten, bevor sie wieder aufgeladen werden müssten. Auch Laptops könnten damit ihre Leistungsfähigkeit deutlich steigern. IBM rechnet damit, dass die ersten Fabs die 2-nm-Prozesse schon 2024 einführen könnten.

IBM hat die Forschungsarbeiten, die zum erste 2-nm-Proezss der Welt geführt habe, im Albany Nanotech Complex in Albany/New York durchgeführt. Die Wissenschaftler von IBM arbeiten hier eng mit Partnern aus öffentlichen und privaten Sektoren zusammen.

Eine Reihe von 2-nm-Transistoren.
© IBM

Eine Reihe von 2-nm-Transistoren.

Ermöglicht hat dies die »Nanosheet Technology«. Der Transistor besteht aus drei übereinandergestapelten Schichten, die komplett von einem Gate umgeben sind. Diese Technik könnte die FinFET-Transistoren ab dem 5-nm-Koten ablösen. Allerdings hatte TSMC schon angekündigt, auch auf dem 3-nm-Koten beim FinFET  bleiben zu wollen. Dagegen setzt Samsung, die mit IBM in der Entwicklung zusammenarbeitet, auf der 3-nm-Ebene auf Nanosheet-Transistoren.  

IBM hat die »Bottom Dielectric Isolation«-Technik eingesetzt, um einen Transistor mit einer Gate-Länge von 12 nm zu realisieren. Das erlaubt es, eine dielektrische Schicht zwischen Source- und Drain-Regionen zu bringen. Damit ließe sich die Kanal-Leakage verringern, Prozessvariationen könnten sich nicht so stark auswirken und die Leistungsaufnahme verbessere sich.  

Die Transistoren können mit verschiedenen Schwellspannungen hergestellt werde, so dass sie sich auf Leistungsaufnahme, Schaltzeit und Platzverbrauch optimieren lassen.

Für die kritischen Lithografieschritte setzt IBM die EUV-Systeme ein, um Nanosheet-Stärken zwischen 15 und 70 nm herzustellen.   

IBM wertet den 2-nm-Prozess als einen wesentlichen Durchbruch, ähnlich den Durchbrüchen, die IBM schon in der Vergangenheit erzielt hatte. Dazu zählten die ersten Implementierungen der 7-nm- und 5-nm-Knoten, Single-Cell-DRAM, die Verdrahtung mit Kupfer und viele weitere mehr.

Allerdings bezog sich die Ankündigung von IBM vor allem auf die Formierung der 2-nm-Transistoren. Wie die Verdrahtungsebenen realisiert werden, darauf ging IBM nicht ein. Es dürften also weitere Ankündigungen folgen.

Auf Facebook teilen Auf Twitter teilen Auf Linkedin teilen Via Mail teilen

Das könnte Sie auch interessieren

Verwandte Artikel

IBM Entwicklung und Forschung, SAMSUNG Semiconductor Europe GmbH, TSMC Europe B.V.