Startseite > Halbleiter > Design > Parasitärextraktion für fortgeschrittene FinFET-Technologien

Designtools / FinFET-Design

Parasitärextraktion für fortgeschrittene FinFET-Technologien

19. Dezember 2017, 13:57 Uhr | Hitendra Divecha, Product Management Director, Silicon Signoff&Verification Group, Cadence Design Systems

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 3

Ursachen der Performanzeinbußen

Nachfolgend einige wichtige Designs, bei denen sich die Performanzverluste aus 2,5d-Pattern-Matching-Tools nachteilig sind:

Standardzellenbibliothek: Um eine Überdimensionierung in SoC- oder Mixed-Signal-Designs zu vermeiden, sind genaue Widerstände und Kapazitäten wichtig.
SRAM/Bitcell: Kompakte Designs mit komplizierter koplanarer Verdrahtung können Ungenauigkeiten in der Parasitärextraktion bei kritischen Bit- und Wort-Leitungen bedingen. Diese verfügen über vielfach iterierte Strukturen, sodass mit Hilfe eines Field Solvers einzelne Einheiten charakterisiert und dann mehrere Einheiten zu einer Schaltung zusammengesetzt werden können. Dabei ist es schwierig, geeignete Annahmen für die Randbedingungen zu finden. Auch zusammengesetzte Bitcell-Einheiten können die Genauigkeit nachteilig beeinflussen.
Speicher (DRAM, MRAM, Flash ...): Die 2,5d-Technologie modelliert und erfasst nicht alle Effekte exakt. Das meint insbesondere komplexe Vias mit 3D-Strukturen.
Analog/Mixed-Signal und Schnittstellen-IP: Die Charakterisierung dieser IP-Blöcke soll möglichst kurze Laufzeiten und geringen Speicherbedarf benötigen, um Zellbibliotheken vollständig zu erfassen. Allerdings fordern verlässliche Ergebnisse in der Charakterisierung hohe Genauigkeit, da diese Blöcke wiederverwendet werden. Häufig werden unter Zeitdruck Kompromisse in der Genauigkeit eingegangen.
Automobilsensoren wie Lidar, Radar und weitere: Diese empfindlichen Schaltungen erfordern eine genaue Betrachtung der Parasitäreffekte.
Touchdisplays und LCD-/TFT-Technik: Layouts mit Leiterbahnen in nahezu beliebiger Ausrichtung stellen besondere Anforderungen an die Parasitärextraktion. Dabei fordert vollständige Signoff-Extraktion des Chips kurze Laufzeiten. Die übliche Messung an den Testchips kann hier einige Monate fordern. Gelegentlich eingesetzte TCAD-Technologien bieten hier keine ausreichende Performanz.