Schwerpunkte

Neue Virtuoso Design Platform

Erweiterte IC-Designfunktionen von Cadence

11. April 2018, 12:30 Uhr   |  Andreas Pfeffer

Erweiterte IC-Designfunktionen von Cadence
© Cadence

Die neue »Virtuoso Design Platform« von Cadence bietet zusätzliche Funktionen für das Systemdesign.

Cadence hat die »Virtuoso Design Platform« überarbeitet, um die Produktivität zu optimieren. Die Verbesserungen betreffen nahezu jedes Virtuoso-Produkt und bieten eine robuste Umgebung und ein Ökosystem für die Entwicklung, Implementierung und Analyse komplexer Systeme.

Mit der neuen »Virtuoso Design Platform« von Cadence können Systemingenieure komplexe Mikroprozessoren, Gehäuse, Boards und Systeme entwerfen, implementieren und analysieren.

Die überarbeitete Plattform ist nun in der Lage, heterogene Systeme nahtlos zu bearbeiten und zu analysieren. Sie ermöglicht das gemeinsame Arbeiten von Gehäuse-, IC-Analog- und HF-Ingenieuren – auf einer einzigen Plattform unter Einsatz sämtlicher Funktionen der »Virtuoso Design Platform«.

Erweiterte Knotenkonstruktion und Layout

In der neuen Version hat das Unternehmen neue Knotenmethoden integriert, die das Design in Prozesstechniken von 22 nm bis 5 nm beschleunigen. Durch die Zusammenarbeit mit Ökosystempartnern und Kunden, kann die neue Virtuoso-Plattform automatisch Prozesskomplexitäten verwalten, die es Ingenieuren erlauben, sich auf ihre jeweiligen Designabsichten zu konzentrieren.

In der Schaltungsentwicklung und -analyse decken statistische Algorithmen, die speziell auf FinFET-Designs ausgelegt sind, frühzeitig Schaltungsabweichungen auf und reduzieren so den Zeitaufwand für die Analyse von Designvariationen um circa 20 Prozent.

Im Layout-Design abstrahiert ein Multi-Grid-System komplexe Designregeln der neuen 7nm- und 5nm-Prozesse und ermöglicht so, die Produktivität des Layout-Designs zu steigern – der Layout-Aufwand reduziert sich beispielsweise um das 2,5-fache bei 7 nm-Produktionsdesigns.

Entwurfsmethoden und Automatisierung

Der Simulationsdurchsatz der »Virtuoso Analog Design Environment« (ADE) wird durch die verbesserte Integration des »Cadence Spectre Circuit Simulator« um bis zu das 3-fache verbessert. Die Verifier-Funktionen wurden zur Zentralisierung domänenübergreifender elektrischer Spezifikationen erweitert, so dass der Aufwand zur Einhaltung von Standards, wie beispielsweise der  ISO 26262, um etwa 30 Prozent reduziert wird.

Die Virtuoso-Layout-Umgebung entwickelt sich so zu einem simulationsgesteuerten Layout, das In-Design-Techniken einsetzt, um die Integrität und Leistung der Schaltung zu gewährleisten. Das neue Layout adressiert dabei viele der Herausforderungen der Elektromigration (EM), kritischer Schaltungen und komplexer Knoten-Designs. Um die Layout-Automatisierung zu erhöhen, setzt die neue Plattform unterschiedliche Techniken für die hierarchische Grundrissplanung sowie neue Platzierungs- und Routing-Automatisierungstechniken ein.

"Bei Bosch entwickeln wir unternehmenskritische Systeme, bei denen hohe Zuverlässigkeit an erster Stelle steht. Wir brauchen EDA-Tools, die unserer Engineering-Community die Möglichkeit bieten, Schaltungen effizient zu entwerfen, zu analysieren und zu gestalten, die unsere Zuverlässigkeitsanforderungen erfüllen, ohne die Gesamtproduktivität der Entwickler zu beeinträchtigen", sagte Göran Jerke, Senior Project Manager von EDA bei Bosch.

Auf Facebook teilen Auf Twitter teilen Auf Linkedin teilen Via Mail teilen

Das könnte Sie auch interessieren

Verwandte Artikel

Cadence Design Systems GmbH, Robert Bosch