Startseite > Automotive > Software + Tools > Zuverlässigkeit des Chip-Designs durch Legato von Cadence

Design-for-Reliability für Analog-ICs

Zuverlässigkeit des Chip-Designs durch Legato von Cadence

9. Mai 2018, 12:30 Uhr | Andreas Pfeffer

Legato sorgt für Zuverlässigkeit der IC-Designs über den gesamten Produktlebenszyklus.

Legato adressiert die Herausforderungen an die Zuverlässigkeit des Designs von integrierten Analog- und Mixed-Signal-Schaltungen über den gesamten Produktlebenszyklus – von der analogen Fehleranalyse über eine elektrothermische Analyse bis zur Alterungsanalyse.

▶ Diesen Artikel anhören

Cadence präsentiert mit Legato ein Softwareprodukt, das die Design-Herausforderungen von hochzuverlässigen integrierten Analog- und Mixed-Signal-Schaltungen (IC) für unterschiedliche Anwendungsbereiche adressiert. Analog-Entwicklern stehen somit Tools zur Verfügung, um die Zuverlässigkeit der Designs über den gesamten Produktlebenszyklus sicherzustellen – vom ersten Test, über den aktiven Einsatz bis zur Alterung.

Auf Basis von »Cadence Spectre Accelerated Parallel Simulator« (APS) und »Cadence Virtuoso Custom IC-Design-Plattform« integriert Legato die Zuverlässigkeitseigenschaften. Die Software adressiert dabei die Aspekte in den drei Phasen des Produktlebenszyklus:

Analoge-Fehleranalyse: Legato kann die Analog-Fehlersimulation um einen Faktor von bis zu 100 beschleunigen, reduziert die Testkosten und vermeidet unerkannte Produktionsfehler, welche die Hauptursache für den frühzeitigen Ausfall von IC-Designs darstellen.
Elektrothermische Analyse: Der Entwickler kann eine thermische Überlastung vermeiden und somit Frühausfälle während der Nutzungsdauer des Produkts reduzieren.
Alterungsanalyse: Die Analyse ermöglicht eine genaue Vorhersage der Produktabnutzung durch Temperatur und Prozessschwankungen.

»Die Entwickler müssen bei der Entwicklung den kompletten Lebenszyklus im Blick haben. Dazu gehört auch die Vermeidung von nicht erkannten Fehlern, die zu Feldausfällen am Anfang des Lebenszyklus führen können, sowie die Verhinderung von thermischer Überlastung beim Betrieb unter extremen Bedingungen, wie im Motorraum eines Autos oder für eine Nutzungsdauer von mehr als 15 Jahren. Mit unserer neuen Legato Reliability Lösung können die Entwickler diese kritischen Fragen viel früher im Design-Prozess beantworten«, sagt Tom Beckley, Senior Vice President von Cadence.

Jobangebote+ passend zum Thema

Regional Key Account (m/w/d) für Elektronische Bauteile

KOA Europe GmbH, Dägeling

Alle Jobangebote im Elektroniknet Karrierebereich anzeigen

Analoge-Fehleranalyse reduziert Testkosten und unerkannte Fehler

Die Simulations-Engine ermöglicht das Fehler-orientierte Testen für Analog-ICs. Dadurch können die Entwickler evaluieren, ob Fertigungsfehler auftreten, die im Produktionstest nicht erkannt werden, und später Feldausfälle verursachen. Zudem kann der Wafer-Test optimiert und die Anzahl der erforderlichen Tests reduziert werden, die für die angestrebte Fehlerabdeckung notwendig sind. Das wird durch die Beseitigung der Überabdeckung und eine Reduzierung der Testanzahl um bis zu 30 Prozent ermöglicht.

Elektrothermische Analyse verhindert thermische Überlastung

Die dynamische elektrothermische Simulations-Engine berücksichtigt die im normalen Betrieb entstehende Temperaturerhöhung durch die Verluste auf dem Chip und in der Leistungselektronik.

Zusätzlich müssen die Komponenten auch unter schwierigen Umgebungsbedingungen, beispielsweise im Motorraum, fehlerfrei funktionieren. Die Kombination einer hohen Verlustleistung mit einer hohen Umgebungstemperatur kann eine thermische Überlastung zur Folge haben, die zu frühzeitigen Ausfällen im Normalbetrieb führt. Mittels einer dynamischen elektrothermischen Simulation können Entwickler die Temperaturerhöhung auf dem Chip simulieren und die Funktion der Temperatur-Schutzschaltungen entsprechend validieren.

Alterungsanalyse sieht Produktabnutzung voraus

Mit Legato erweitert Cadence bestehende Alterungsanalysen um Effekte, wie den Bauteilverschleiß durch Temperatur und Prozessschwankungen.

Cadence integrierte zudem ein neues Alterungsmodell für die Bauteil-Degradation in neuen Prozesstechniken mit FinFET-Transistoren. Der holistische Ansatz für die Alterungsanalyse erlaubt den Entwicklern das Erreichen der Lebensdauerziele des Designs mit weniger Überdimensionierung.