Salience Labs

Photonische Hochleistungs-Chips für KI

16. Mai 2022, 9:27 Uhr | Heinz Arnold
Die »On-Memory-Compute«-Architektur des photonischen Prozessors von Salience Labs: Die photonische Verarbeitung ist direkt über dem Static Random Access Memory (SRAM) des elektronischen Chips angeordnet.
Die »On-Memory-Compute«-Architektur des photonischen Prozessors von Salience Labs: Die photonische Verarbeitung ist direkt über dem Static Random Access Memory (SRAM) des elektronischen Chips angeordnet.
© Salience Labs

Photonik und Elektronik auf einem Chip kombiniert – auf dieser Basis entwickelt Salience Labs Multi-Chip-Prozessoren für KI. 11,5 Mio. Dollar Investorengeld hat das Start-up bereits eingesammelt.

Weil die Chips von Salience Labs die Operationen mit Licht ausführen, bieten sie eine massiv parallele Datenverarbeitung mit hohem Durchsatz auf einem einzigen Chip und ermöglichen so eine energieeffiziente Rechenleistung im ExaOp-Bereich für eine Vielzahl neuer und bestehender KI-Prozesse und -Anwendungen.

Die Anforderungen an die Geschwindigkeit von KI-Berechnungen verdoppeln sich alle 3,4 Monate und bringen damit herkömmliche Halbleitertechnologien an ihre Grenzen. Jetzt entwickelt sich der Markt für KI-Geräte von universellen Anwendungen hin zur Lösung spezifischer Aufgaben. Um den Fortschritt in der KI in allen Branchen deutlich zu beschleunigen, ist ein völlig neuer Ansatz für die Datenverarbeitung erforderlich. Dieser Ansatz muss sowohl skalierbarer als auch stark anwendungsorientiert sein.

Das Start-up Salience Labs wurde 2021 aus der WWU Münster und der University of Oxford ausgegliedert, um einen ultraschnellen Multi-Chip-Prozessor zu entwickeln, der Photonik mit Standardelektronik kombiniert. Die skalierbare Technologie von Salience Labs liefert eine hochparallele und effiziente Datenverarbeitung, bei der durch Ausnutzung eines breiten Farbspektrums bis zu 64 Vektoren gleichzeitig in einem Lichtstrahl genutzt werden können.

Salience Labs verwendet einen eigens entwickelten, amplitudenbasierten Ansatz für die Photonik, der mit Taktraten von mehreren 10 GHz eine hohe Rechendichte liefert. Zusammen mit der gleichzeitigen Ausführung vieler Rechenoperationen ermöglicht er Leistungen im ExaOp-Bereich. 

Anbieter zum Thema

zu Matchmaker+
Vaysh Kewada, CEO und Mitgründerin von Salience Labs: »Wir kombinieren die ultraschnelle Geschwindigkeit der Photonikmt der Flexibilität der Elektronik und der etablierten Fertigung mit Hilfe von CMOS-Prozessen.«
Vaysh Kewada, CEO und Mitgründerin von Salience Labs: »Wir kombinieren die ultraschnelle Geschwindigkeit der Photonik mit der Flexibilität der Elektronik und der etablierten Fertigung mit Hilfe von CMOS-Prozessen.«
© Salience Labs

»On-Memory Compute«-Architektur

Das Unternehmen nutzt ein Multi-Chip-Design, bei dem die photonische Verarbeitung direkt über dem Static Random Access Memory (SRAM) des elektronischen Chips ausgeführt wird. Diese neuartige »On-Memory Compute«-Architektur minimiert den Datentransfer und ist dadurch sehr schnell. Die Architektur lässt sich an die anwendungsspezifischen Anforderungen verschiedener Marktsegmente anpassen und eignet sich für datenintensive KI-Aufgaben, beispielsweise aus den Bereichen Kommunikation, Robotik, Bildverarbeitung und Gesundheitswesen.

Salience Labs hat den KI-Beschleuniger für die Serienfertigung entwickelt. Er wird derzeit mit Hilfe von Standard-CMOS-Prozessen auf herkömmlichen Produktionsmaschinen hergestellt. »Die Welt benötigt immer schnellere Chips, um die Fähigkeiten von KI zu steigern, doch die Halbleiterindustrie kann mit der hohen Nachfrage nicht Schritt halten. Wir lösen das Problem mit unserer eigens entwickelten ‚On-Memory-Compute‘-Architektur, die die ultraschnelle Geschwindigkeit der Photonik, die Flexibilität der Elektronik und die etablierte Fertigung mit Hilfe von CMOS-Prozessen kombiniert«, sagt Vaysh Kewada, CEO und Mitgründerin von Salience Labs. 

 

Johannes Feldmann, CTO und Mitgründer von Salience Labs
Johannes Feldmann, CTO und Mitgründer von Salience Labs: »Unser einzigartiger Ansatz liefert einen extrem leistungsfähigen Prozessorchip, der im Vergleich zu herkömmlichen elektronischen Chips auf weniger Fläche ein Vielfaches an Leistung erzielt, ohne dass die Photonik auf große Dimensionen skaliert werden muss.«
© Salience Labs

»Auf der Grundlage unserer Forschungen an den Universitäten Münster und Oxford haben wir einen radikal neuen Ansatz für photonisches Rechnen gewählt und eine neue Multi-Chip-Architektur für photonisches ‚On-Memory-Computing‘ entwickelt. Unser einzigartiger Ansatz liefert einen extrem leistungsfähigen Prozessorchip, der im Vergleich zu herkömmlichen elektronischen Chips auf weniger Fläche ein Vielfaches an Leistung erzielt, ohne dass die Photonik auf große Dimensionen skaliert werden muss«, erklärt Johannes Feldmann, CTO und Mitgründer von Salience Labs. Er promovierte am Institut für Physik der WWU Münster in der Gruppe von Prof. Dr. Wolfram Pernice (ebenfalls Mitgründer), bevor er als Post-Doktorand an der Universität Oxford arbeitete. 

»Die einzigartige ‚On-Memory-Compute‘-Architektur ist wegweisend und hat das Potenzial für bahnbrechende Leistungs- und Energieeffizienz, die über das hinausgeht, was etablierte CMOS-Architekturen bieten«, so Jalal Bagherli, Investor von Salience Labs und ehemaliger CEO von Dialog Semiconductor, die Renesas 2021 für 5,7 Mrd. US-Dollar übernommen hatte.

Angeführt wurde die jetzt abgeschlossene Finanzierungsrunde von Cambridge Innovation Capital und Oxford Science Enterprises, unter Beteiligung von Oxford Investment Consultants, Jalal Bagherli, Silicon Catalyst, dem Goh Family Office in Singapur und den von Arm unterstützten Deeptech Labs.


Das könnte Sie auch interessieren

Verwandte Artikel

elektroniknet