Dank »TinyTapeout«
Würzburger RISC-V-Prozessor im Weltall
Informatik-Studierende der Universität Würzburg haben einen Prozessor entwickelt, der jetzt seinen ersten Funktionstest im Erdorbit erfolgreich absolviert hat. Eine SpaceX-Rakete hatte ihn dafür in seine Umlaufbahn transportiert.
Am 28. November 2025 ist eine SpaceX Falcon-9-Rakete von der Vandenberg Space Force Base in Kalifornien gestartet. Mit an Bord war der Satellit HUNITY – eine Entwicklung der Technischen und Wirtschaftswissenschaftlichen Universität Budapest (BME). »Der Satellit trägt als Nutzlast eine RISC-V-CPU, die Studierende entwickelt haben«, sagt Matthias Jung, Professor für Informatik mit dem Schwerpunkt Computer Engineering an der Julius-Maximilians-Universität Würzburg (JMU), der die Studierenden bei ihrem Projekt unterstützt hat.
Nachdem die SpaceX-Rakete ihre Zielumlaufbahn erreicht hatte, folgte am 11. Januar 2026 die erste Aktivierung der Würzburger Prozessor-Architektur. Mit Erfolg: In einer Höhe von 527 Kilometern und bei einer orbitalen Geschwindigkeit von rund 7,6 km/s arbeitete das System fehlerfrei – ein Beleg für die Belastbarkeit des Designs unter extremen physikalischen Bedingungen. Schließlich ist die Hardware in dieser Umgebung nicht nur massiven Temperaturschwankungen, sondern auch erhöhter kosmischer Strahlung ausgesetzt.
»Die erfolgreiche Ausführung eines Testprogramms bestätigt die logische Resilienz der Architektur unter realen Weltraumbedingungen«, erklärt Jonathan Hager, Student in Jungs Arbeitsgruppe. Dieser Nachweis markiert nach seinen Worten den Übergang von theoretischen Entwürfen in der Lehre hin zu einsatzfähiger Hardware im Orbit.
Demokratisierung der Hardware
Ermöglicht wurde das Projekt durch die Initiative »TinyTapeout« von Matt Venn, die den Zugang zur Halbleiterfertigung grundlegend vereinfacht und kostengünstig macht. Bei »TinyTapeout« handelt es sich um eine Multi-Project-Chip-Plattform auf deren Basis sich ASICs fertigen lassen. Dieser Ansatz geht also über die bekannten Multi-Project-Wafer hinaus: Unterschiedliche Designs können auf einem einzigen Chip integriert werden, was die Kosten für die Fertigung der jeweiligen Designs deutlich senkt. Für den Entwurf werden Open-Source-Tools und Process Design Kits genutzt, so dass keine Lizenzkosten anfallen oder Non Disclosure Agreements beachtet werden müssen. Deshalb ist es jetzt auch Studenten und Hobbybastlern möglich, eigene ASICs produzieren zu lassen. Weil auf diese Weise viele Designs parallel umgesetzt werden können, führt dies pro Design zu sehr erschwinglichen Kosten.
Für die JMU-Forschenden und Studierenden eröffnet dieser Weg in der 130-nm-CMOS-Fertigungstechnologie neue Möglichkeiten, eigene Entwürfe ohne die üblichen industriellen Hürden zu realisieren. Damit ist es möglich, Chip-Design bereits im Studium physisch greifbar zu machen und kosteneffizient zu validieren.
»Die bewusste Beschränkung auf wenige Befehle im TinyRV1, der von der Cornell University spezifiziert wurde, minimiert die hardwareseitige Fehleranfälligkeit, da eine geringere Anzahl an Schaltelementen die Wahrscheinlichkeit strahlungsbedingter Logikfehler senkt und mehr Fläche für Redundanzen ermöglicht«, sagt Matthias Jung. Im nächsten Schritt soll der nun als raumfahrttauglich evaluierte Entwurf für den Einsatz in zukünftigen Missionen erweitert werden.
Jobangebote+ passend zum Thema
Lesen Sie mehr zum Thema
