IC-Verifikation

Automatisiertes Designregelausnahmen-Management beschleunigt IC-Designs

10. Juni 2014, 8:56 Uhr | Von John Ferguson
Diesen Artikel anhören

Fortsetzung des Artikels von Teil 2

Komplette Fehlerliste schafft Klarheit

Die Auto-Waiver-Lösung bietet sowohl eine Liste mit allen vernachlässigten DRC-Ergebnissen je Zelle und Lage als auch eine Liste mit vernachlässigbaren Fehlern, die während des DRC nicht gefunden wurden. Die Liste mit den vernachlässigbaren Ergebnissen kann mit Markern (sog. „Properties“) versehen werden, welche die exakte Fehlerquote angeben, die während der Mustererkennung beobachtet wurde. Sobald das Design DRC-clean ist, kann der Designer alle vernachlässigbaren DRC-Ergebnisse anzeigen und so gewährleisten, dass sie sicher innerhalb des akzeptablen Fehlerquotenbereichs liegen. Jeder vernachlässigbare DRC Fehler, der zu nah an einer spezifizierten Quote auftritt, kann im Detail analysiert werden. So lässt sich feststellen, ob eine Designanpassung erforderlich ist, um mögliche Fertigungsprobleme zu vermeiden. Diese „nah an der Quote“ liegenden Ausnahmen können – obwohl herstellbar – aber auch Lagen anzeigen, die nach der Fertigung einen höheren Prüfaufwand erfordern.
Sobald der Designer überzeugt ist, dass keiner der „marginalen“ vernachlässigbaren Fehler ein mögliches Problem darstellt, geht es mit dem Tapeout des Designs weiter. Die Überprüfung der Ausnahmen nach dem DRC-Clean-Durchlauf erübrigt es, diesen Schritt nach jeder DRC-Iteration durchzuführen, stellt aber immer noch sicher, dass jeder marginale vernachlässigbare Fehler vor dem Tapeout untersucht wird. Diese letzte Überprüfung bietet dem Designer die Gewissheit, dass alle vernachlässigbaren Fehler ausgewertet wurden, die sich möglicherweise auf die Herstellbarkeit des Designs auswirken.
Das Auto-Waiver-Tool erstellt auch einen Report über vernachlässigbare DRC Fehler, die während des DRC nicht gefunden wurden. Designstrukturen führen gelegentlich in Isolation zu einem Fehler, der beseitigt wird, sobald diese Strukturen im Kontext platziert werden. Andererseits kann eine vernachlässigbare Geometrie unzureichend gewählt sein sodass sie die für eine endgültige Fehlerbeseitigung erforderlich Güte nicht erfüllt. Das Überprüfen dieser nicht genutzten vernachlässigbaren Geometrien hilft, die Resultate zu verfolgen, die üblicherweise im Kontext korrigiert werden. Diese Überprüfung kann auch helfen, Fälle zu identifizieren, bei denen eine ursprünglich erfasste Ausnahme nicht mehr länger mit der DRC Prüfung in einer aktualisierten Version der Regeldatei übereinstimmt.
Die Liste der vernachlässigbaren Ergebnisse und „ungenutzten“ Ausnahmen liefert Integrations-Designern die erforderliche Dokumentation, um die Historie des Ausnahmemanagements im Design zu protokollieren.


  1. Automatisiertes Designregelausnahmen-Management beschleunigt IC-Designs
  2. Methodik des automatisierten IP-Ausnahmemanagements
  3. Komplette Fehlerliste schafft Klarheit
  4. Auswirkung des automatisierten IP-Ausnahmemanagements auf den Designflow

Lesen Sie mehr zum Thema


Das könnte Sie auch interessieren

Jetzt kostenfreie Newsletter bestellen!

Weitere Artikel zu Mentor Graphics (Deutschland) GmbH

Weitere Artikel zu Mentor Graphics (Deutschland) GmbH Mechanical Analysis Div.

Weitere Artikel zu EDA (Halbleiterentwicklung)

Weitere Artikel zu Entwicklungsdienstleistungen