Embedded-Branche wappnet sich
Mit COM-HD in die Zukunft
Künstliche Intelligenz und 5G-Kommunikation treiben den Performance-Bedarf rasant voran.
Die Embedded-Branche reagiert mit einem neuen Computer-on-Module-Konzept (CoM) darauf: „COM-HD“ ist für PCI Express Gen4 und Gen5 konzipiert und unterstützt unter anderem 100-Gbit/s-Ethernet und USB 3.2.
Adlink, congatec und Kontron haben jetzt dazu in der PICMG (PCI Industrial Computer Manufacturers Group) den entsprechenden Standardisierungsprozess für „COM-HD“ angestoßen.
Der neue Computer-on-Module-Standard COM-HD soll mit dem bestehenden COM.0-Standard (COM Express) koexistieren und kein Ersatz für ihn sein. Allerdings entthront er COM Express als High-End für Computer-on-Modules ganz klar mit deutlich höheren Verbindungsgeschwindigkeiten, mehr PCI-Express-Lanes und mehr Platz für Speicher (bis zu acht DIMM-Sockel).
Es ist wird erwartet, dass COM-HD mindestens zwei verschiedene Modulgrößen unterstützt, eines für High-Performance-Computing (160 mm × 160 mm) und eines für Embedded Computing (120 mm × 120 mm). COM-HD wird auch zwei neue Hochgeschwindigkeitsstecker mit mindestens 4 × 100 Pins verwenden – in Summe also 800+ Pins.
Basis wird zwar Samtecs ADF6/ADM6-Serie sein, allerdings sollen die Reihenabstände noch vergrößert werden und das Endergebnis auch für andere Hersteller nutzbar sein – Single-Source will man hier ganz bewusst vermeiden. Für Embedded-Applikationen wichtig ist auch die TDP (Thermal Design Power), daher ist die HPC-Version für Prozessoren zwischen 35 und 125 W Heizleistung konzipiert, die Embedded-Version muss mit 25 bis 65 W Verlustleistung zurechtkommen. Entsprechende Kühlkonzepte und Implementierungsideen sollen im Standard verankert werden.
Die hohen Datenraten beziehungsweise Frequenzen, die die COM-HD-Module liefern können, müssen natürlich ihre Entsprechung in den Träger-Boards finden – was keine triviale Aufgabe ist. Daher ist ein Carrier-Design-Guide fester Bestandteil des neuen Standards und soll beim High-Speed-Routing ebenso helfen wie bei der Auswahl des richtigen Leiterplattenaufbaus und -materials.
Noch sind die Spezifikationen nicht in Stein gemeißelt und die Erfahrungen und Vorschläge von Anbietern und Anwendern können einfließen. Die Pin-Belegung soll aber bereits Q1/2019 stehen, die restliche Spezifikation in Q2/2019 und der Carrier-Design-Guide in Q3/2019 folgen. Eine stramme Marschgeschwindigkeit, die über der vieler Halbleiterhersteller liegt. Um den Standard voll auszureizen, muss man wohl noch einige Zeit auf die entsprechenden Halbleiterbausteine warten – der Standard hat also viel Luft nach oben, was eine lange Lebensspanne verspricht.
Jobangebote+ passend zum Thema
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
