Startseite > Halbleiter > TSMC wächst doppelt so schnell wie der Markt

Kräftiger Kapazitätsschub

TSMC wächst doppelt so schnell wie der Markt

24. Mai 2024, 9:06 Uhr | Heinz Arnold

TSMC setzt den eigenen CoWoS-Prozess für die Wafer-Scale-Integration ein, um leistungsfähige Systeme für das KI-Training zu realisieren.

Die Speicher-ICs ausgenommen, wird der weltweite Chipmarkt in diesem Jahr um 10 Prozent wachsen – TSMC rechnet mit einem Umsatzsprung von 15 bis 20 Prozent.

▶ Diesen Artikel anhören

Die starke Nachfrage nach KI-Chips und eine leichte Erholung in den Sektoren Smartphone und PC lässt den weltweiten Chipumsatz – ohne Berücksichtigung der Speicher-ICs – um voraussichtlich 10 Prozent steigen.

Diese Zahlen nannte TSMC auf dem jährlichen Technology Symposium in Hsinchu. Die Wachstumsrate für Chips, die für den Einsatz in Servern vorgesehen sind, werde weltweit um den Faktor 2,5 höher liegen als im vergangenen Jahr. Die Lieferungen in die PC- und Smartphone-Märkte erhöhe sich 2024 gegenüber dem Vorjahr um 1 bis 3 Prozent. Das Wachstum der IoT-Chips, das im vergangenen Jahr noch bei 20 Prozent gelegen hatte, werde sich auf 7 bis 9 Prozent verlangsamen.

Dagegen gehe der Umsatz für Automotive-Chips in diesem Jahr um 11 Prozent zurück.

TSMCs wichtigster Kunde für KI-Chips ist Nvidia. »Blackwell«, die neuste GPU-Plattform von Nvidia, fertigt TSMC auf dem 4-nm-Knoten und mit Hilfe ausgeklügelter Advanced-Packaging-Techniken. Gegenüber der Vorläufer-Generation, die auf Basis eines 7-nnm-Prozesses hergestellt wird, hat sich die Leistungsfähigkeit um den Faktor 1000 erhöht.

CoWoS-Kapazität wächst 60 Prozent pro Jahr

Damit verdient TSMC in diesem Sektor viel Geld – und könnte noch mehr verdienen, wenn genügend Kapazitäten vorhanden wären. Denn Nvidia werden die KI-Chips aus den Händen gerissen und das Unternehmen könnte mehr von ihnen verkaufen, wären da nicht die Kapazitätsengpässe im Bereich der Chip-on-Wafer-on Substrate-Technik (CoWoS) – dabei handelt es sich um eine Advanced-Packaging-Technik für die Fertigung von HPC- und-KI-Chips. Deshalb wird TSMC sie bis 2026 um jährlich 60 Prozent steigern.

In diesem Jahr wird TSMC die Fertigungskapazität für ihren 3-nm-Prozess in Fab 18 B verdreifachen. Seit 2020 hat TSMC die Kapazität für 7-nm-, 5-nm- und 3-nm-Prozesse pro Jahr um 25 Prozent gesteigert.

In diesem Jahr plant TSMC, sieben neue Fabriken zu bauen, darunter drei Wafer-Fabs und zwei Advanced-Packaging-Fabs in Taiwan und zwei Wafer-Fabs außerhalb von Taiwan.