Startseite > Halbleiter > Hybridspeichertechnologie für Training und Inferenz

Französisches Forscher-Team

Hybridspeichertechnologie für Training und Inferenz

26. September 2025, 8:01 Uhr | Iris Stroh

Ein französisches Forscherteam hat eine technologische Barriere überwunden, die bislang effizientes Edge-KI-Lernen begrenzt hat. Unter der Leitung von CEA-Leti wurde die erste Hybridspeichertechnologie entwickelt, die sowohl adaptives lokales Training als auch Inferenz auf einem Chip ermöglicht.

▶ Diesen Artikel anhören

In einem in »Nature Electronics« erschienenen Artikel mit dem Titel »A Ferroelectric-Memristor Memory for Both Training and Inference« (Ein ferroelektrischer Memristor-Speicher für Training und Inferenz) stellt das Team ein neues Hybridspeichersystem vor, das die besten Eigenschaften zweier bisher inkompatibler Technologien – ferroelektrische Kondensatoren (FeCAPs) und Memristoren – in einem einzigen CMOS-kompatiblen Speicherstack vereint. Diese neuartige Architektur bietet eine Lösung für eine der größten Herausforderungen der Edge-KI: Lernen und Inferenz auf einem Chip durchzuführen, ohne das Energiebudget zu sprengen oder die Hardware an ihre Grenzen zu bringen.

Unter der Leitung von CEA-Leti und unter Beteiligung von Wissenschaftlern diverser französischer Mikroelektronik-Forschungszentren, konnte gezeigt werden, dass es möglich ist, On-Chip-Training mit konkurrenzfähiger Genauigkeit durchzuführen, ohne dass externe Updates oder komplexe Zusatzsysteme erforderlich sind. Die Innovation des Teams ermöglicht es Edge-Systemen wie autonome Fahrzeuge, medizinische Sensoren und industrielle Überwachungssysteme, eingehende Daten sofort zu verarbeiten und Modelle in Echtzeit anzupassen, während der Energieverbrauch und die Hardware-Belastung streng kontrolliert werden.

Die bisherige Zwickmühle

Edge-KI erfordert sowohl Inferenz (Daten auslesen, um Entscheidungen zu treffen) als auch Training (Aktualisieren von Modellen auf der Grundlage neuer Daten). Bisherige Speichertechnologien konnten jedoch nur einer dieser Aufgaben gut umsetzen:

Memristoren (resistiver RAM) eignen sich hervorragend für Inferenz, da sie analoge Gewichte speichern können, beim Lesen energieeffizient sind und In-Memory-Computing unterstützen.

Ferroelektrische Kondensatoren (FeCAPs) ermöglichen schnelle, energiesparende Updates, aber ihre Lesevorgänge sind destruktiv, sodass sie für die Inferenz ungeeignet sind.

Infolgedessen standen Hardware-Designer vor der Wahl, entweder die Inferenz zu bevorzugen und das Training in die Cloud auszulagern oder ein lokales Training mit hohen Kosten und begrenzter Ausdauer in Kauf zu nehmen.

Training im Edge

Die Leitidee des Teams war: die analoge Präzision von Memristoren reicht für Inferenz aus, aber nicht für das Training, da hierfür kleine, kontinuierliche Gewichtsanpassungen erforderlich sind.

»Inspiriert von quantisierten neuronalen Netzen haben wir einen hybriden Ansatz gewählt: Vorwärts- und Rückwärtsdurchläufe verwenden niedrigpräzise Gewichte, die in analogen Memristoren gespeichert sind, während die Updates mit höherpräzisen FeCAPs erfolgen. Die Memristoren werden regelmäßig auf Basis der in FeCAPs gespeicherten höchstwertigen Bits neu programmiert, um ein effizientes und genaues Lernen zu gewährleisten«, erklärt Michele Martemucci, Hauptautor der Veröffentlichung.

Der Durchbruch: Ein Speicher, zwei Betriebsarten

Das Team entwickelte einen einheitlichen Speicherstapel aus siliziumdotiertem Hafniumoxid mit einer Titan-Schicht, der je nach seiner elektrischen »Initialisierung« als FeCAP oder als Memristor arbeiten kann.

Die gleiche Speichereinheit kann somit sowohl für die präzise digitale Gewichtsspeicherung (Training) als auch für die analoge Leitwerte (Inferenz) verwendet werden.

Ein Digital-Analog-Übertragungsverfahren, das keinen klassischen DAC erfordert, wandelt die in FeCAPs gespeicherten Gewichte in Leitwerte der Memristoren um.

Diese Hardware wurde in Form eines Arrays mit 18.432 hybriden Speicherzellen unter Verwendung eines Standard-CMOS-Prozesses mit 130-nm-Strukturen hergestellt und getestet, wobei beide Speichertypen und ihre Peripherieschaltungen auf einem einzigen Chip integriert wurden.

Neben CEA-Leti gehörten dem Forschungsteam Wissenschaftler der Université Grenoble Alpes, CEA-List, des französischen Nationalen Zentrums für wissenschaftliche Forschung (CNRS), der Universität Bordeaux, Bordeaux INP, IMS France, der Université Paris-Saclay und des Zentrums für Nanowissenschaften und Nanotechnologien (C2N) an.

Die Forschungsaktivitäten wurden durch den Europäischen Forschungsrat (Consolidator Grant DIVERSE: 101043854) und der französischen Regierung (ANR-22-PEEL-0010) finanziell unterstützt.