EDA
Neue Tools für IC-Entwickler
Eine höhere Produktivität beim Entwurf analoger und HF-ICs verspricht Cadence mit einer neuen generativen KI-Technik, die das Unternehmen neu in seinem EDA-Tool Virtuoso Studio anbietet. Als zweite Neuheit hat Cadence das Tool Integrity für die neuen 3DFabric-Angebote von TSMC zertifiziert.
Mit dem neuen Virtuoso Studio adressiert Cadence die Herausforderungen bei größeren, komplexeren IC-Entwürfen, indem es eine Analyse und Verifizierung der Entwürfe ermöglicht, um sicherstellen, dass die Vorgaben während des gesamten Entwicklungszyklus berücksichtigt werden. Die neue Software bietet eine nahtlose Integration von anderen Tools von Cadence, einschließlich Spectre Simulation, Allegro PCB Design und Pegasus Verification System. Somit lassen sich traditionelle Barrieren zwischen verschiedenen Domänen beseitigen und das Design-Closure beschleunigen. Auch Pegasus Design Rule Check (DRC) ist jetzt aus der Virtuoso Layout Suite verfügbar.
Das neue Virtuoso Studio bietet IC-Entwicklern die folgenden Vorteile, um die zunehmende Komplexität zu adressieren:
- Höhere Produktivität: Entwicklungsteams können automatisierte Layout-Platzierungs- und neue Routing-Funktionen für planare Transistoren und FinFETs nutzen.
- Cloud-fähig: Virtuoso Studio lässt sich massiv skalieren und ist Cloud-fähig für Situationen, die anstatt von Hunderten nun Tausende von Simulationen erfordern. Es ist für die von den Kunden bevorzugten Cloud-Anbieter optimiert, aber auch für die Verwendung eigener Clouds bereit.
- Generative KI für die Migration von Entwürfen: Sie erleichtert den Migrationsprozess für Schaltpläne und Layouts. Tools innerhalb der Virtuoso ADE Suite können Entwürfe nach der Migration schnell neu zentrieren und validieren, sodass IC-Entwickler ihre anspruchsvollen Time-to-Market-Ziele erreichen können. Die KI-unterstützten Tools können genutzt werden, um vorhandene IP für ICs der nächsten Generation zu portieren.
- 3D-IC-Integration: Virtuoso Studio erlaubt die heterogene Integration von 2,5D- und 3D-Entwürfen für Advanced-Node-Techniken, Analog/HF-Packaging/Module und Photoniksysteme.
Unterstützung des 3Dblox-Standards von TSMC
Um den 3Dblox-Standard von TSMC zu unterstützen, hat Cadence neue Design-Flows für sein 3D-IC-EDA-Tool Integrity vorgestellt. Durch diese erneute Zusammenarbeit mit TSMC konnte Cadence die Flows für alle neuen 3DFabric-Angebote von TSMC optimieren, einschließlich Integrated Fan-out (InFO), Chip-on-Wafer-on-Substrate (CoWoS) und System-on-Integrated-Chips (TSMC-SoIC). Durch die Verwendung dieser Design-Flows können Halbleiterhersteller die Entwicklung von fortschrittlichen Multi-Chip-Packages für die künftigen 5G-, KI-, Mobilfunk-, Hyperscale-Computing- und IoT-Anwendungen beschleunigen.
Jobangebote+ passend zum Thema
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
»Tensilica«-IP-Portfolio erweitert
Neue HiFi- und Vision-DSPs
Neue Tensilica Xtensa LX Plattform
Höhere Systemleistung und optimale Leistungseffizienz
