Interview mit Dr. John Palmour Siliziumkarbid ist kostengünstiger als Silizium

Auf der PCIM Europe 2016 DESIGN&ELEKTRONIK-Redakteur sprach Ralf Higgelke mit Dr. John Palmour (rechts), dem CTO von Wolfspeed.
Auf der PCIM Europe 2016 DESIGN&ELEKTRONIK-Redakteur sprach Ralf Higgelke mit Dr. John Palmour (rechts), dem CTO von Wolfspeed.

Seit über dreißig Jahren beschäftigt sich John Palmour mit Siliziumkarbid. Wir sprachen mit dem CTO von Wolfspeed darüber, welche Entwicklung SiC über die letzten Jahre genommen hat, wie es sich im Vergleich zu Silizium und GaN-on-Si schlägt und warum Wolfspeed aus Cree ausgegründet worden ist.

DESIGN&ELEKTRONIK: Seit wann, Herr Palmour, arbeiten Sie mit Siliziumkarbid als Halbleitermaterial?

Dr. John Palmour: Ich selber begann 1984, drei Jahre später gründeten wir Cree. Und 2002 stellten wir bei Cree unser erstes kommerziell verfügbares Produkt vor: eine SiC-Schottky-Diode mit 600 Volt Sperrspannung. Um ehrlich zu sein, war da Infineon etwas schneller als wir; deren 600-Volt-Diode wurde ein Jahr zuvor vorgestellt. Im Januar 2011 aber präsentieren wir mit Cree dann als Erster einen Siliziumkarbid-MOSFET.

Infineon hat hier auf der PCIM 2016 seinen ersten SiC-MOSFET vorgestellt, allerdings mit einer Trench-Struktur. Sie bei Wolfspeed stellen weiterhin planare SiC-MOSFETs her. Gibt es Pläne auf Trench umzusteigen?

Ganz klar nein, und auch unsere neueste, dritte Generation ist planar. Sie zeichnet sich nicht nur durch ein sehr robustes und zuverlässiges Design aus, sondern der Durchlasswiderstand ist niedriger als bei irgendeinem Trench-MOSFET aus Siliziumkarbid.

Wie haben Sie das erreicht?

Wir können bei planaren Strukturen auf eine Menge an Erfahrung zurückgreifen. Dadurch können wir sie optimieren, ohne komplexere Strukturen wie Trench nutzen zu müssen. Der große Nachteil dort ist die hohe elektrische Feldstärke unter dem Gate-Oxid. Die Feldstärke bei Siliziumkarbid ist ja zehnmal höher als bei Silizium, aber das Gate-Oxid ist in beiden Fällen das gleiche: Siliziumdioxid. Solch hohe Feldkonzentrationen hält dieses Material nicht aus. Damit es nicht durchbricht, muss man sich also einige Spielereien einfallen lassen.

Zum Beispiel die »Double Trench«-Struktur, wie Rohm sie verwendet?

Richtig. Aber das macht den Chip wieder größer. Der große Vorteil der Trench-Struktur bei Silizium ist ja, dass man mit deutlich weniger Fläche auskommt. Diesen Vorteil kann man also bei SiC nicht voll ausspielen. Der Rohm-Baustein hat einen spezifischen Einschaltwiderstand von 4 Milliohm pro Quadratzentimeter, der Infineon-Baustein kommt auf einen Wert von 3 bis 3,5 Milliohm pro Quadratzentimeter. Unser planarer Gen-3-MOSFET hat 2,7 Milliohm pro Quadratzentimeter, also deutlich niedriger als alle Mitbewerber und auch deutlich niedriger als die Trench-Bausteine – und das ohne die genannten Probleme mit der hohen Feldstärke am Gate-Oxid.

Ist da die physikalische Grenze schon erreicht?

Nein. Unser erster Gen-3-Baustein hat 900 Volt Sperrspannung, und wir werden diese Serie noch auf andere Sperrspannungen ausdehnen. Zurzeit arbeiten wir schon an der vierten Generation. Mal sehen, wo wir dort beim On-Widerstand landen.