MIMO verlangt nach FinFET
Sieben Punkte, die Analog-Entwickler beachten müssen
Fortsetzung des Artikels von Teil 3
3. Parasitärer Anteile auf den Verbindungen von Beginn an abschätzen
Analog-Entwickler führen die Extraktion von Störgrößen meist erst in einem späteren Entwurfsstadium durch. Sie werden in Schaltkreis-Simulationen nur für Hochgeschwindigkeitsschaltungen berücksichtigt und beschränken sich auf empfindliche Netze; Widerstand ist selten ein Problem.
Bei FinFETs funktioniert das nicht: Verdrahtungs- und RC-Layout-bedingte parasitäre Anteile begrenzen die Leistungsfähigkeit und müssen schon in einem sehr frühen Stadium berücksichtigt werden. Der Metall- und Via-Widerstand ist viel höher und dominanter als in einer planaren Geometrie. Bis zu einem gewissen Grad liefern Simulationen mit extrahierten parasitären Anteilen, die den Widerstand nicht abschätzen, zu „optimistische“ Ergebnisse und können als sinnlos betrachtet werden.
Da Analogblöcke eine begrenzte Anzahl von Transistor-Geometrien verwenden, wird eine Bibliothek von Layouts für diese Bauelemente empfohlen – dazu zählen auch Low-Level-Vias und Zwischenverbindungen. Nach der RC-Extraktion können die resultierenden Subzellen zum Entwurf von Analogblöcken verwendet werden, so dass ihre RC-Komponenten von Anfang an in die Simulationen einbezogen sind.
- Sieben Punkte, die Analog-Entwickler beachten müssen
- 1. Keine Bauelemente mit unterschiedlichen Abmessungen mischen
- 2. Wiederholbare Muster verwenden
- 3. Parasitärer Anteile auf den Verbindungen von Beginn an abschätzen
- 4. Analogfehler per digitaler Kalibrierung korrigieren
- 5. Die Stromdichte begrenzt die Ausgangsleistung des Senders
- 6. Hohe Funkelrausch-Grenzfrequenz
- 7. Simulationen strukturieren und aufteilen
Lesen Sie mehr zum Thema
