Startseite > Halbleiter > Programierbare Logik > FPGAs für kostensensitive Edge-Anwendungen

AMD: »Spartan UltraScale+«

FPGAs für kostensensitive Edge-Anwendungen

6. März 2024, 11:10 Uhr | Iris Stroh

Grundlegende Building-Blöcke der neuen AMD Spartan UltraScale+ FPGAs

Die neue AMD Spartan UltraScale+ FPGA-Familie ist kosten- und energieeffizient und eignet sich für eine Reihe von Edge-Anwendungen. Um diesen Bereich zu adressieren, zeichnen sich die Bausteine laut AMD durch einige Besonderheiten aus, die genau die Anforderungen in diesem Bereich adressieren.

▶ Diesen Artikel anhören

Spartan UltraScale+ FPGAs von AMD sind für den Edge-Bereich optimiert und bieten eine hohe Anzahl von I/Os und flexible Schnittstellen, die es ermöglichen, die FPGAs nahtlos zu integrieren und effizient mit mehreren Geräten bzw. Systemen zu verbinden, um die explosionsartige Zunahme von Sensoren und vernetzten Komponenten zu bewältigen. Die Familie bietet laut Unternehmensangabe das branchenweit höchste Verhältnis von I/Os zu Logikzellen bei FPGAs, die auf 28 nm und kleineren Prozesstechnologien basieren, und zwar bis zu 572 I/Os und einer Spannungsunterstützung bis zu 3,3 V, was Any-to-Any-Konnektivität für Edge-Sensing- und Steuerungsanwendungen ermöglicht. Die für die neuen FPGAs genutzte 16-nm-Technologie und die Unterstützung einer breiten Palette von Gehäuseoptionen, die bei einer Größe von lediglich 10 x 10 mm² beginnen, bieten eine hohe I/O-Dichte auf kleinstem Raum. Außerdem besteht für die Entwickler die Möglichkeit, mit kostenoptimierten FPGAs zu beginnen und später zu Midrange- und High-End-Produkten zu wechseln.

Die Spartan UltraScale+ Familie zeichnet sich dank der 16-nm-FinFET-Technologie und gehärteter Konnektivität laut AMD dadurch aus, dass die Leistungsaufnahme im Vergleich zur 28-nm-»Artix 7«-Familie um bis zu 30 Prozent geringer ausfällt. Sie sind außerdem die ersten AMD »UltraScale+«-FPGAs mit einem gehärteten LPDDR5-Speicher-Controller und PCIe Gen4 x8-Unterstützung.

Modernste Sicherheitsfunktionen

Die Spartan UltraScale+ FPGAs bieten die umfangreichsten Sicherheitsfunktionen im kostengünstigen FPGA-Portfolio von AMD:

IP-Schutz: Unterstützung für Post-Quantum-Kryptografie mit NIST-geprüften Algorithmen bietet hochmodernen IP-Schutz gegen aufkommende Cyber-Attacken und Bedrohungen. Eine physische Deklonierungsfunktion versieht jedes Gerät mit einem einzigartigen Fingerabdruck für zusätzliche Sicherheit.
Schutz vor Manipulationen: Die Unterstützung von PPK/SPK-Schlüsseln hilft bei der Verwaltung obsoleter oder kompromittierter Sicherheitsschlüssel, während die differenzielle Leistungsanalyse vor Side-Channel-Angriffen schützt. Die Bausteine verfügen über eine permanente Manipulationssperre, die einen weiteren Schutz vor Missbrauch bietet.
Maximale Verfügbarkeit: Die verbesserte Single-Event-Upset-Performance ermöglicht eine schnelle und sichere Konfiguration mit erhöhter Zuverlässigkeit für Kunden.

Für die Entwicklung mit den FPGAs und adaptiven SoCs von AMD steht die AMD Vivado Design Suite und die Vitis Unified Software Platform zur Verfügung. Damit können Hardware- und Softwareentwickler die Produktivitätsvorteile dieser Tools und der enthaltenen IPs über ein einziges Designer-Cockpit vom Design bis zur Verifikation nutzen.

Muster- und Evaluierungskits der AMD Spartan UltraScale+ FPGA-Familie werden voraussichtlich in der ersten Hälfte des Jahres 2025 verfügbar sein. Die Dokumentation ist ab sofort verfügbar. Die Unterstützung der Tools beginnt mit der AMD Vivado Design Suite im vierten Quartal 2024.