Startseite > Halbleiter > Programierbare Logik > »Wir konnten unsere eigenen Erwartungen übertreffen«

Efinix

»Wir konnten unsere eigenen Erwartungen übertreffen«

11. April 2022, 13:44 Uhr | Iris Stroh

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 2

Die Nr. 3 im Markt werden

FPGA-Hersteller erzielen typischerweise einen hohen Umsatzanteil über die Distribution. Wo liegt Efinix heute und was sind die Ziele?

Das ist auch bei uns so, auch Efinix wickelt sein Hauptgeschäft über seine Distributoren ab. Wir erweitern unser Distributions-Netzwerk kontinuierlich, denn unser Ziel ist es, schnell an die Nummer 3 unter den FPGA-Anbietern aufzuschließen, um uns längerfristig unter den Top 3 platzieren zu können.

Ein ambitioniertes Ziel …

Ja, aber dank unserer einzigartigen FPGA-Architektur sehen wir uns dazu auch in der Lage. Denn mit dieser Architektur können wir auch weitere Märkte bedienen, genau jene, die Wert auf eine geringe Verlustleistung bei gleichzeitig hoher Rechenleistung legen. Sehr viele Endprodukte müssen intelligenter und unabhängig von der Cloud werden und dennoch eine geringe Verlustleistung aufweisen. Mit heutigen FPGAs ist das eine Herausforderung, da das FPGA entweder eine geringe Verlustleistung ausweist, dann aber die entsprechende Geschwindigkeit missen lässt, oder das FPGA hat die entsprechende Geschwindigkeit, benötigt dafür aber zu viel Strom.

Geringe Verlustleistung ist eine Besonderheit, die sich Lattice schon seit Langem auf seine Fahnen schreibt. Ein Problem für Efinix?

Nein. Wir unterscheiden uns von allen Herstellern, die sich Low Power auf die Fahne geschrieben haben. Und zwar folgendermaßen: Wir können mit unserer Quantum-Technologie, egal ob kleine oder große FPGAs mit bis zu einer Mio. Logik-Elemente, immer auf dieselbe Architektur setzen, die sich durch eine geringe Verlustleistung bei hohen Geschwindigkeiten auszeichnet, und das bei einem kommerziell interessanten Preis. Dass andere FPGA-Anbieter auch auf »Low Power« setzen, sehe ich als zusätzliche Bestätigung unserer Strategie. Ich bin überzeugt, dass unsere Quantum-Architektur helfen kann, diese Anforderungen zu erfüllen. Geht es beispielsweise um Edge-Anwendungen mit künstlicher Intelligenz, dann sind das genau die Anforderungen, die wir bedienen können.

Auch im Automotive-Markt werden wir unsere gesteckten Ziele erreichen. Den ersten Schritt haben wir bereits vollzogen: Wir bieten aktuell die Bausteine unserer Trion-Familie »T13/20F169Q4« sowie »T13/20F256Q4« als AEC-Q100-Bausteine an, sie werden auch schon im Automotive-Umfeld eingesetzt. Wir werden aber auch Bausteine aus der Titanium-Familie als AEC-Q100-Varianten anbieten; darüber hinaus werden wir unsere Software nach ISO 26262 zertifizieren lassen.

Wie steht Efinix zu SoC-Ansätzen?

Heutige SoCs basieren typischerweise auf der Kombination von Arm-Prozessoren und FPGA-Ressourcen, darauf fokussieren sich die derzeitigen FPGA-Marktführer. Ein Produkt in dieser Größenordnung auf den Markt zu bringen bedeutet eine sehr große Investition in R&D sowie in Applikationen, um das Produkt mit einem entsprechenden Ecosystem auszustatten. Wir gehen einen anderen Weg: Wir bieten z. B. die Implementierung eines RISC-V-Prozessors als Soft IP an, das bei Bedarf benutzt werden kann, in der Annahme, dass sich dieser Prozessor weiter durchsetzen wird.

Derzeit ist Arm mit weitem Abstand vorne. Warum glauben Sie, dass RISC-V trotzdem reüssieren wird?

Wie Sie bereits selbst erwähnt haben, bieten immer mehr FPGA-Anbieter den RISC-V Core für ihre FPGAs an. Und wenn Sie sich im Markt umschauen, werden Sie immer mehr Applikationen finden, die einen RISC-V eingebunden haben. Der Core wird außerdem in ASICs und Standardprodukten integriert, das spricht für sich.

Und genau deshalb unterstützen wir diese Bewegung und setzen auf RISC-V. RISC-V IP wurde in der neuesten Version so erweitert, dass nun auch eine Floating Point Unit, Custom Instructions sowie eine Linux-MMU zur Verfügung stehen. Wir verfolgen eine umfangreiche Roadmap hinsichtlich unserer RISC-V-Fähigkeiten, einschließlich Multicore- und KI-Ansätze. Damit können wir schon viele Fälle abdecken, die heute mit fest verdrahtetem Prozessor/FPGA-Lösungen realisiert werden.

Jedem muss klar sein: Viele Entwickler brauchen gar keinen Prozessor mit 600 oder 1000 MHz. Damit kann er zwar einen schnellen »Proof of Concept« erreichen; geht es aber um ein System, das wirklich produziert werden soll, dann geht es um wirtschaftliche Gesichtspunkte und eine optimierte Verlustleistung. Und genau dann kann ein Soft IP in unserer Titanium-Familie helfen. Damit sind Geschwindigkeiten von bis zu 350 MHz erreichbar, bei gleichzeitig optimierter Verlustleistung. Mit unserem RAP-Ansatz, sprich: eine rekonfigurierbare Beschleunigerplattform, kann der Entwickler auf ein vordefiniertes Konzept aufsetzen, bei dem die Bereiche eines C-Programms, die eine höhere Rechenleistung benötigen, in Hardware realisiert werden können. Dazu gibt es Beispiele aus dem Videobereich, bei denen wir z. B. Filter sowie CNNs in den Beschleunigungsbereich ausgelagert haben. Über Standardverbindungen, wie AXI zum DMA und Memory, steht hier ein sehr effizientes System zur Verfügung.

Wir bieten außerdem unsere Titanium-FPGAs als SoCs mit integriertem HyperRam sowie SPI-Flash an. Das heißt, dass in einem 5,5 × 5,5 mm2 großen Gehäuse alle Komponenten integriert sind, die ein System benötigt: Speicher, um Daten auszulagern, sowie einen SPI Flash zum Booten des Devices. Ein Soft-IP-RISC-V-Prozessor kann den HyperRam als Speicher benutzen.

Für Entwickler, die höheren Taktraten aufseiten des Prozessors benötigen, wird die Zukunft zeigen, was wir dazu anbieten können. Es bleibt spannend!