Am Ende steht das All-in-one-Package
Leiterplatten-Techniken und Halbleiter-Packaging wachsen zusammen
Die Miniaturisierung treibt längst nicht nur die Halbleiterhersteller an. Leiterplattenhersteller und Elektronikfertiger arbeiten an System in Packages und der Heterosystemintegration. Zukünftig werden IC-Substrate einbezogen, sagt Dr. Hannes Vorarberger, Leiter Foschung und Entwicklung, AT&S AG.
In der Vergangenheit waren Leiterplatten mehr oder weniger bloße Träger für elektronische Bauteile, die für deren mechanische Befestigung und die elektrischen Verbindungen sorgten. Doch nun wachsen Leiterplatten- und Halbleiter-Techniken weiter zusammen. Immer mehr zu integrierende Funktionen, fortschreitende Miniaturisierung, höhere Leistungsdichten mit anspruchsvollen thermischen Anforderungen, hohe Datenraten mit hohen Signalfrequenzen und kurzen Latenzzeiten sowie optimierte Fertigungsprozesse beziehungsweise Materialien stellen dabei die wesentlichen Herausforderungen dar. Eine weitere Miniaturisierung kann nur durch immer höhere Packungsdichten der elektronischen Komponenten erreicht werden, wobei Leiterplatten- und Halbleiter-Techniken verschmelzen.
Insbesondere im High-end-Bereich eröffnen sich für die innovative Verbindungstechnik künftig zahlreiche Möglichkeiten angesichts der aktuellen Megatrends in allen Marktsegmenten: Kommunikation, z.B.: IoT, 5G, künstliche Intelligenz (KI); Konsumgeräte/Datenverarbeitung, z.B.: Smartwatches, Virtual Reality, Cloud-Computing, Big Data; Automobil, z.B.: autonomes Fahren, Elektromobilität, KI; oder Industrie/Medizintechnik, z.B.: M2M-Kommunikation, neue Therapie- und Diagnose-Geräte.
Miniaturisierung – eine Systemaufgabe
In der Vergangenheit dachte man bei der Miniaturisierung von elektronischen Schaltungen zuerst an immer kleinere Halbleiterstrukturen, wie es das Gesetz von Moore beschreibt. Doch dieser Trend kommt angesichts der immens steigenden Fertigungskosten an seine Grenzen. Heute erfordert eine moderne Halbleiterfertigung für 7-nm-Strukturen Investitionen von 5 bis 6 Milliarden Euro. Diese Kosten können nur noch von wenigen Unternehmen wie Intel, Samsung oder TSMC gestemmt werden.
An dieser Stelle ist die Erkenntnis wichtig, dass Miniaturisierung nicht allein ICs mit Nano-Strukturen bedeutet. Denn wer auf einer Leiterplatte mehr Funktionen bzw. mehr Bauteile unterbringen muss, betreibt definitiv Miniaturisierung. Die Antwort der Verbindungstechnik besteht daher aus der weiteren Miniaturisierung bei Leiterplatten und IC-Substraten sowie der weitreichenden Integration von Funktionen. Gleichzeitig entstehen durch die Kombination von Produktionsprozessen und Materialien für High-End-Leiterplatten mit Prozessen und Techniken aus der IC-Substratfertigung weitere Miniaturisierungspotenziale.
Mittels zusätzlicher Integration von Komponenten in Substrate und Leiterplatten (Embedded Component Packaging) können die Abmessungen in allen Dimensionen weiter signifikant reduziert werden. Dafür stehen verschiedene, miteinander kombinierbare Techniken auf allen Verbindungsebenen zur Verfügung.
- Leiterplatten-Techniken und Halbleiter-Packaging wachsen zusammen
- Leiterplatten mit Funktionen
