Am Ende steht das All-in-one-Package

Leiterplatten-Techniken und Halbleiter-Packaging wachsen zusammen

16. April 2020, 10:58 Uhr | Dr. Hannes Voraberger

Fortsetzung des Artikels von Teil 1

Leiterplatten mit Funktionen

AT&S beispielsweise setzt auf eine ganze Palette von Techniken wie Insulated Metallic Substrate (IMS), Multilayer, HDI, Anylayer, 2,5DC, Wire-Bond-Board, Chip-Embedding mit aktiven und passiven Komponenten sowie Leistungshalbleiter, Leiterplatten-ähnliche IC-Substrate (mSAP, modified Semi-Additive Process) oder Interposer. So sind für moderne SIPs (System in Package) Leiterbreiten/-abstände von 15 µm und für IC-Substrate von deutlich unter 10 µm möglich.

Immer leistungsfähigere Prozessormodule, z.B. für KI, treiben die Nachfrage nach entsprechend hochleistungsfähigen und effizienten IC-Substraten. Ein Beispiel: ein in Mobiltelefonen übliches IC-Substrate erfordert zwei bis vier Lagen, dagegen wird für KI-Anwendungen ein Substrat mit zehn bis 20 Lagen erwartet.

Neue High-End-Verfahren wie Advanced SIPs oder SiBs (System in Boards), Basismaterialien mit möglichst geringer relativer Dielektrizitätskonstante (εr) und geringem Verlustfaktor (tan δ) oder optimierte HF- und thermische Eigenschaften können mit den genannten Techniken kombiniert werden, um letztendlich All-in-One-Packages zu realisieren. Leiterplatten-basierte Techniken in Kombination mit Embedding- und Substrat-Techniken (Fan-out-SIBs) ermöglichen die effiziente Integration einer großen Zahl von Komponenten in einem kompakten Modul.

Anbieter zum Thema

zu Matchmaker+

Die Leiterplatte kommt zum Chip

In einem All-in-One-Package lässt sich eine große Zahl von Komponenten in einem kompakten Modul effizient integrieren.
Dr. Hannes Voraberger, AT&S
© AT&S

Einige der hier angesprochenen Techniken werden bereits in der Serienproduktion eingesetzt. Weitere Techniken sind in der Entwicklung oder können für Prototypen genutzt werden: Hier sind u.a. eine weitere Reduzierung der Leiterbahn-Strukturen bis herunter zu 5/5 µm, neue Kühlkonzepte wie Heat-Pipes, integrierte HF-Komponenten, Antennen und Induktivitäten sowie der Einsatz der virtuellen Leiterplatten-Simulation zu nennen.


Das All-in-one-Package ist – frei nach Aristoteles – als Ganzes mehr als die Summe seiner Teile, und benötigt daher viele aufeinander abgestimmte Techniken und Prozesse. Andererseits ermöglichen moderne Packaging-Techniken eine kosteneffiziente, flexible Miniaturisierung auf einer höheren Ebene.

Der Autor

Dr. Hannes Vorarberger, Leiter Foschung und Entwicklung bei AT&S
Dr. Hannes Vorarberger, Leiter Foschung und Entwicklung bei AT&S
© AT&S

Dr. Hannes Voraberger,

Director Research and Development bei AT&S Austria Technologie & Systemtechnik Aktiengesellschaft, ist technischer Chemiker und begann seine berufliche Karriere 1999 bei Joanneum Research in Graz. Dort arbeitete er im Bereich optochemischer Sensorik zuerst als wissenschaftlicher Mitarbeiter und in weiterer Folge als Bereichsleiter für den Bereich Sensorik.

2004 trat er in die AT&S AG ein. Nach zwei Jahren als Projektleiter in der Forschungs- und Entwicklungsabteilung in Leoben ging er 2006 in das AT&S-Werk in Shanghai, China, um dort eine lokale Forschungs- und Entwicklungsabteilung aufzubauen, die er auch leitete.

Nach seiner Rückkehr übernahm er 2008 die Verantwortung für das »geistige Eigentum« (Patente, Marken, etc.) und die Finanzierung von Forschungs- und Entwicklungsprojekten in der AT&S-Gruppe. Im Dezember 2010 übernahm er seine derzeitige Aufgabe, die Leitung der Forschungs- und Entwicklungsabteilung der AT&S-Gruppe. Im Zuge seiner wissenschaftlichen und beruflichen Karriere konnte Dr. Voraberger mehrere wissenschaftlichen Arbeiten und Patente veröffentlichen.

h.voraberger@ats.net


  1. Leiterplatten-Techniken und Halbleiter-Packaging wachsen zusammen
  2. Leiterplatten mit Funktionen

Verwandte Artikel

AT&S Austria Technologie & Systemtechnik AG