Seiner Ansicht nach kommt die neue Technik genau zum richtigen Zeitpunkt. Denn die Halbleiterwelt befindet sich im Umbruch: Während es bisher vor allem die Front-End-Prozesse waren, über die sich die Halbleiterfirmen differenziert haben, so tritt nun die Back-End-Fertigung mehr und mehr in die Vordergrund. Schon seit einigen Jahren ist dieser Trend zu verspüren: Weil wenig Platz zur Verfügung steht und weil höchste Performance gefordert wird, entstanden Flip-Chips und Ball-Grid-Arrays. Die Hersteller setzen zudem mehrere Dies in ein Gehäuse. All dies wird gerne unter dem Begriff »Advanced Packaging« zusammen gefasst. Advanced Packaging erfordert neue Fertigungstechniken, etwa um die Redistribution-Layer und die µ-Bumps zu strukturieren und komplexe Verbindungen zwischen den einzelnen Systembausteinen zu erstellen.
Weil die Strukturgrößen jetzt bis hinunter in den 2-µm-Bereich gehen – für die Formierung der µ-Bumps (Lotkügelchen) sind es rund 10 bis 30 µm – kommen nun zunehmend Verfahren zum Einsatz, die aus der Front-End-Fertigung bekannt sind, vor allem die Lithografie.
Seit einigen Jahren ist aber auch noch ein zweiter Trend zu verzeichnen. Fan-out-Wafer-Level- und Fan-out-Panel-Level-Packaging. Vereinfacht gesagt werden hier die Dies aus dem Waferverbund vereinzelt und dann auf Substrate gesetzt. Sie landen also in einem neuen »künstlichen« Verbund. Der Vorteil: Zwischen den ICs besteht im neuen Verbund – anders als auf dem ursprünglichen Wafer – ein größerer Abstand. Die ganze Fläche darunter kann dazu genutzt werden, um die Anschlüsse auf den ICs zu den Balls auf dieser Fläche herauszuführen. Daher die Bezeichnung »Fan-out«. Die Dies lassen sich auf künstliche Wafer setzen oder auf größere Panels, ähnlich wie sie zur Fertigung von LCDs verwendet werden. Dann passen noch mehr Dies auf einen Verbund und lassen sich parallel weiter verarbeiten.
»Dieser neu entstehende Markt rund um die Fan-out-Techniken stellt wiederum neue Anforderungen, beispielswese müssen die Belichtungsfelder groß sein. Außerdem sind die Substrate relativ wellig«, sagt Thallner. Zudem gingen die geforderten Linienbreiten bis hinunter zu 5 µm, demnächst dürften noch kleinere Strukturen gefordert werden. Große Belichtungsfelder, wellige Substrate, Strukturgrößen unter 5 µm – diese Anforderungen unter einen Hut zu bringen, war bisher nicht möglich: »Wir können jetzt dagegen auf Strukturen von 2 µm und sicherlich auch darunter kommen – und das bei einem weiten Tiefenschärfenbereich, was die Voraussetzung dafür ist, verwellte Substrate belichten zu können. Mit geringer Tiefenschärfe ginge dort nichts.«
Den Ingenieuren von EVG kam dabei entgegen, dass die Rechenleistung der Prozessoren über die vergangene Jahre weiterhin stark gestiegen ist. Ohne diese hohe Rechenleistung aber könnte die neue MLE-Technik nicht funktionieren. »Die MLE-Maschinen belichten direkt die GDS-II-Daten, die bereits für die Masken von Mask-Alignern und Steppern verwendet werden. Zusätzlich können weitere Daten einfließen, beispielsweise die individuelle Daten der sich aktuell im Prozess befindlichen Wafer- oder Panel-Substrate. So können wir die Belichtung auf die jeweiligen Panels genau anpassen. Voraussetzung, dies in Echtzeit tun zu können, ist eine enorme Rechenleistung, die vor drei Jahren kaum zur Verfügung gestanden hätte«, sagt Thallner.
Doch dass die Prozessoren zur Verfügung stehen, um die Software für die adaptiven Fertigungsprozesse, für die Digitalisierung der Prozesse zu entwickeln, ist nur eine Voraussetzung für MLE.
Genauso wichtig war, dass jetzt auch die dafür erforderlichen Laser-Dioden zu einem erschwinglichen Preis erhältlich sind. Aus ihnen setzt EVG die Belichtungsquelle zusammen. Die Laser-Dioden haben noch einen weiteren Vorteil: Wegen ihrer hohen Lebensdauer müssen sie nicht ausgetauscht werden – im Gegensatz zu den Quecksilberdampflampen, die in der herkömmlichen Lithografie Einsatz finden.
Besonders vorteilhaft ist aber, dass Dioden für Lichtwellenlängen von 375 nm und 405 nm zur Verfügung stehen. Damit können sie alle fotoempfindlichen Materialien abdecken; sie belichten positive wie negative Dünnfilm-Resists (einschließlich Polymere, Trockenfilm-Resists und Resists für die Leiterplattenstrukturierung) genauso wie dicke Resists.
EV Group auf der productronica 2019: Halle B1, Stand 630