Open Source Hardware RISC-V-Workshop an der ETH Zürich

Hauptgebäude der ETH Zürich
Hauptgebäude der ETH Zürich

Vom 11. bis 13. Juni veranstaltet die RISC-V Foundation einen RISC-V-Workshop in Zürich, an der ETH. Er findet in einem der wichtigsten RISC-V-Entwicklungszentren statt.

Open Source Hardware sagen Fachleute eine große Zukunft voraus. Die RISC-V Foundation spricht gar von einer Entwicklung mit disruptivem Potenzial. Sie soll den Markt für Prozessor-IP grundlegend verändern. Vor dem Hintergrund der erst kürzlich beigelegten Lizenzstreitigkeiten zwischen Apple und Qualcomm mag der Gedanke, Open Source Hardware in SoCs einsetzen zu können, wie eine Befreiung erscheinen. Die Erfolgsmeldungen von RISC-V-IP-Anbietern und Ankündigungen von Halbleiterherstellern beflügeln jedenfalls das Interesse an der lizenzfreien Befehlssatzarchitektur RISC-V.

Der RISC-V-Workshop im Juni an der ETH Zürich bietet eine gute Gelegenheit, um sich RISC-V etwas genauer anzusehen und die Experten kennenzulernen. Immerhin ist die ETH mit dem Institut für Integrierte Systeme – speziell die Abteilung Digitale Schaltungen und Systeme und Prof. Luca Benini – ein wichtiger Entwicklungsstandort für RISC-V-Prozessoren. Die hier entwickelte PULP-Prozessorplattform (PULP: Parallel Ultra Low Power) wurde als Cluster konzipiert – mit vielen kleinen energieeffizienten RISC-V-Kernen.

Zwei Tage Programm – ein Tag Mitgliedertreffen

Die beiden ersten Tage des RISC-V-Workshops (11. und 12. Juni) sind wie eine Kongressveranstaltung strukturiert. Hier können Interessenten teilnehmen, auch wenn sie selbst oder ihr Unternehmen kein Mitglied der RISC-V Foundation ist. Der dritte Tag (13. Juni) ist dagegen den Mitgliedern vorbehalten – für Arbeitsgruppen und Mitgliederversammlung.

Das Kongressprogramm des RISC-V-Workshop besteht aus 41 Vorträgen aus den Themenbereichen:  Official RISC-V Foundation Updates; RISC-V Projects; Security; Community Building; Workgroup Updates; Software; Tools, Debug, Verification und Commercial Offerings. Ergänzend sind drei Vorträge der Sponsoren des Workshops eingeplant und drei Keynotes zur Eröffnung:

  • Calista Redmond, CEO der RISC-V Foundation: »Guiding the Future of RISC-V«.
  • Prof. Dr. Luca Benini, vom Institut für Integrierte Systeme der ETH Zürich: »Energy efficient computing from Exascale to MicroWatts: The RISC-V playground«.
  • Prof. Krste Asanovic, vom Bereich Electrical Engineering and Computer Sciences (EECS) der Universität Kalifornien in Berkeley: »RISC-V State of the Union«.

An beiden Tagen ist nachmittags im Programm eine halbstündige Postersession eingeplant. Hier werden Ergebnisse von 37 Arbeiten von Forschern aus Hochschulen und der Industrie präsentiert.