Elektroniknet Logo

Neue Familie von RISC-V-Prozessoren

Hohe Nachfrage nach RISC-V-Cores in 2018

CPU-Architektur in 3D-EDA-Darstellung
RISC-V-Prozessorkerne von Andes Technology werden vom Markt schnell aufgenommen.
© archy13 - Shutterstock

Seine neue RISC-V-Prozessorenfamilie konnte Andes Technology bereits kurz nach ihrer Einführung 2018 erfolgreich vermarkten. In kurzer Zeit schloss das Unternehmen 21 Lizenzvereinbarungen für seine neuen Prozessoren N25F/A25 (32 bit) und NX25F/AX25 (64 bit) ab – mit Schwerpunkt China.

Für das Jahr 2018 meldet Andes Technology Corporation – Anbieter von kleinen, stromsparenden, leistungsstarken 32/64-bit Embedded CPU-Kernen, darunter eine breite Familie von RISC-V-Kernen, mit Sitz in Hsinchu City, Taiwan – eine Rekordzahl von Designgewinnen für ihre neue Familie von RISC-V-Prozessoren. Dazu gehören die Prozessoren N25F/A25 mit 32 bit und der NX25F/AX25 mit 64 bit. Für Andes bedeuten die 21 Lizenzvereinbarungen einen dramatischen Anstieg der Anzahl der Lizenzen, die bereits kurz nach der Einführung der RISC-V-Prozessorkerne unterzeichnet wurden.

Die Einführung der RISC-V-Architektur beschleunigt sich nach Angaben von Andes in China rasant. Sie breite sich über den gesamten asiatisch-pazifischen Raum aus und umfasse die USA. Mehr als ein Drittel der 21 Lizenzvereinbarungen wurden in China und ein weiteres Drittel in Taiwan unterzeichnet, der Rest in den USA, Korea und Japan.

Die Designgewinne repräsentieren ein breites Anwendungsspektrum der RISC-V-Prozessorkerne. Fast die Hälfte gehen in Entwicklungen mit künstlicher Intelligenz, wo RISC-V eine wichtige Rolle spielt. Weitere Anwendungen, die RISC-V einsetzen, sind block chain, Kommunikation, Fingerabdruckerkennung, FPGAs, IoT, Sicherheitsanwendungen und Halbleiterspeichergeräte.

Da die Popularität von RISC-V in der CPU-IP-Industrie, insbesondere in China, aktuell zunimmt, erwartet Andes, dass sich das Wachstum der RISC-V-Adaption und des RISC-V-Wirtschaftsökosystems rasch beschleunigt.

Relevante Anbieter

Vorsprung durch frühen Einstieg in RISC-V

Frankwell Jyh-Ming Lin, Präsident Andes Technology Corp.
Frankwell Jyh-Ming Lin, Präsident der Andes Technology Corp.: »Wir sind begeistert von der Kundenakzeptanz unserer RISC-V-Produktlinie«.
© Andes Technology

Das rasante Wachstum von RISC-V zeigt, dass immer mehr Entwickler die RISC-V-Architektur für ihre Anwendungen einsetzen. Als Schlüssel zum Erfolg auf dem RISC-V-Markt betrachtet Andes die schnelle Einführung der RISC-V-Architektur.

»Wir sind als Gründungsmitglied der RISC-V Foundation beigetreten, weil wir von der wirtschaftlichen Tragfähigkeit der RISC-V CPU überzeugt waren« erklärt Frankwell Jyh-Ming Lin, Präsident der Andes Technology. »Darüber hinaus enthält die RISC-V-Architektur viele der grundlegenden Elemente, die bereits in unserer bestehenden CPU-IP-Produktfamilie enthalten sind. Nachdem die RISC-V-Stiftung die Befehlssatzarchitektur (ISA) veröffentlicht hatte, konnte Andes daher schnell eine Linie von 32/64-bit-RISC-V-IP-Cores entwickeln«.

Die RISC-V-Prozessorkerne von Andes basieren auf der V5-Architektur AndesStar mit Single- und Double Precision Flieskomma-Unterstützung und MMU (Memory Management Unit) für Linux-Anwendungen. Zusätzlich zur RISC-V-Befehlssatzarchitektur (ISA – Instruction Set Architecture) bietet Andes auch die Möglichkeit den Befehlssatz um Kundenanweisungen zu erweitern. Dies erleichtert das Entwickeln spezieller Architekturen (DSA – Domain-Specific Architecture/Acceleration).

»Das RISC-V-Angebot von Andes bietet die Möglichkeit, benutzerdefinierte Erweiterungen mit unserem leistungsstarken Andes Custom Extension Tool (ACE) hinzuzufügen«, erklärte Andes CTO und Executive Vice President, Dr. Charlie Hong-Men Su. »Mit ACE können Kunden Erweiterungen speziell für ihre Zielanwendungen hinzufügen, um Software-Engpässe zu beseitigen und die Rechenleistung deutlich zu verbessern. Wogegen andere CPU-Kerne es Entwicklern nicht erlauben, ihre eigenen Anweisungen zu einer CPU-Architektur hinzuzufügen, stellt Andes mit COPILOT (Custom-optimized Instruction deveLOpment Tool) ein Tool für ACE zur Verfügung, das die mühsame, aber wichtige Arbeit leistet, die erforderlich ist, um eine neue Anweisung zu einem CPU-ISA hinzuzufügen. Es erstellt automatisch den RTL-Code des Befehls, den dazugehörenden Befehlssatz-Simulator und die Tool-Erweiterungen: Compiler, Assembler und Debugger«.


Verwandte Artikel

Andes Technology