Startseite > Halbleiter > Schnelleres 3D-IC-Design

»3Dblox 2.0« von TSMC

Schnelleres 3D-IC-Design

19. Oktober 2023, 10:01 Uhr | Heinz Arnold

Die CoWoS-R-Technologie für die Integration von Chiplets, um beispielsweise für die Fertigung von High-Bandwidth Memories.

TSMC ermöglicht es den Entwicklern mit der neusten »3Dblox 2.0«-Version erstmals, die Leistungsaufnahme und das thermische Verhalten von Chiplet-basierten Systemen zu simulieren.

▶ Diesen Artikel anhören

Zudem unterstützt »3Dblox 2.0« die Wiederverwendung von Chiplets, um die Produktivität im Design zu erhöhen. Mit dem offenen Standard »3Dblox«, den TSMC im vergangenen Jahr vorgestellt hat, will das Unternehmen Systeme für das 3D-IC-Design modularisieren und vereinfachen.

Die neuste Version »3Dblox 2.0« hat TSMC kürzlich auf ihrem 2023 Open Innovation Platform (OIP) Ecosystem Forum vorgestellt. Zum ersten Mal können die Entwickler jetzt die Spezifikationen zur Leistungsaufnahme und die des dreidimensionalen physikalischen Aufbaus des gesamten 3D-Systems innerhalb einer ganzheitlichen Umgebung simulieren. So lassen sich schon sehr früh im Design-Prozess Vorhersagen über Leistungsaufnahme und thermisches Verhalten treffen.

Führende EDA-Firmen entwickeln auf dieser Basis Design-Tools, die alle Möglichkeiten mit einbeziehen, die »3DFabric« bietet. Das führt dazu, dass sie ihre Designs schneller als bisher durchführen und die Zeit bis zur finalen Implementierung beschleunigen können.

Zudem hat TSMC das 3Dblox Committee gegründet, eine unabhängige Standardisierungsorganisation. Ihr Ziel besteht darin, Spezifikationen zu erstellen, die industrieweit gelten, um zu ermöglichen, dass die Anwender ihre Systeme auf Basis von Chiplets beliebiger Anbieter aufbauen können. Innerhalb des 3Dblox Committee wurden zehn technische Arbeitsgruppen gebildet. Hier sind EDA-Firmen wie Ansys, Cadence, Siemens und Synopsis vertreten, die daran mitwirken, die Spezifikationen weiterzuentwickeln und die darauf achten, dass die EDA-Tools interoperabel bleiben. Die Designer können die neusten 3Dblox-Spezifikationen von der Website 3dblox.org herunterladen. Hier finden sie auch ausführlichere Information zu 3Dblox und zu den EDA-Partnern.

Außerdem hatte TSMC auf dem 2023 OIP Ecosystem Forum bekannt gegeben, dass die 3DFabric Alliance, der inzwischen 21 Partnerunternehmen angehören, die Integration von Speicher, Substrat, Test, Fertigung und Packaging weiter vorantreibe. Damit will die Foundry ihren Kunden den Zugang zu 3D-Silicon-Stacking und Advanced-Packaging-Technologien vereinfachen. Unter dem Begriff 3S Fabric fast TSMC die eigenen Advanced-Packaging-Technologien wie CoWoS, InFo und SoIC für die Integration von Chiplets zusammen

»Der Trend zu 3D-ICs und zur Entwicklung auf Systemebene macht die Zusammenarbeit innerhalb der Industrie heute noch viel dringender als sie es vor 15 Jahren war, als wir die OIP 15 starteten«, sagt Dr. L.C. Lu Fellow und Vice President der Design und Technology Platform von TSMC. »Unsere Kooperation mit unseren Partnern im OIP-Ecosystem wächst weiter, was unsere Kunden in die Lage versetzt, unsere führenden 3DFabric-Technologien dazu einzusetzen, die Leistungsfähigkeit ihrer Systeme zu steigern und die Leistungsaufnahme zu reduzieren. Das ermöglicht es ihnen, ihre Systeme so auszulegen, dass sie die Anforderungen erfüllen, die KI, High Performance Computing und Mobilgeräten an sie stellen.«

Ein Anwender, der die Techniken bereits einsetzt, ist AMD. »Die enge Zusammenarbeit mit TSMC im Bereich der 3D-Packaging Technologien hat es AMD ermöglicht, die nächste Generation der »MI300«-Bescleuniger zu entwickeln und damit höchste Performance und Bandbreite für KI und High Performance Computing zu bieten«, sagt Mark Fuselier, Senior Vice President Technology und Product Engineering von AMD. »Zusammen mit ihren Partnern in der 3DFabric Alliance hat TSMC ein breit aufgestelltes 3Dblox-Ecosystem entwickelt, über das AMD die Entwicklung des 3D-Chiplet-Angebots beschleunigen und die Produkte schneller auf den Markt bringen konnte.«