Klein, schnell, energiesparend

Details zur Quantum-Architektur von Efinix und ihre Vorteile

19. Juni 2021, 16:58 Uhr | Harald Werner, Sales Director Europe bei Efinix

Fortsetzung des Artikels von Teil 1

Die Innovation der Quantum-Architektur

Das Herzstück der Efinix-FPGAs ist die Quantum-Architektur, die aus einem Meer von austauschbaren Logik- und Routing-Zellen (XLR: eXchangeable Logic and Routing) besteht. Die XLR-Zelle kann flexibel für Logik und Routing eingesetzt werden. Statt dedizierter Hardware für Logik und Routing kann die Software wählen, welche Zelle für die Logik und welche für das Routing verwendet wird und welche beides unterstützen soll, um den besten Verbindungspfad zu erhalten, damit Routing-Engpässe vermieden werden. Mit diesem Ansatz erhält man eine viel kleinere Die-Fläche und schnellere Systemgeschwindigkeiten, durch die optimierte Verbindungen zwischen den Zellen.

Darüber hinaus ist diese Architektur vollständig skalierbar. Der Entwickler ist nicht mehr durch die Anzahl der LEs begrenzt, da die XLR-Zelle über integrierte Routing-Ressourcen verfügt. (Abbildung 3)

Anbieter zum Thema

zu Matchmaker+
Quantum-Architektur
Abbildung 3: Quantum Architecture
© Efinix

Efinix verwendet eine 4-Eingangs-LUT, weil sie für den Stromverbrauch optimiert ist. Im Gegensatz dazu verwenden viele andere FPGA-Architekturen eine LUT mit 6 Eingängen. Auf einer grundlegenden Ebene bestehen FPGAs aus SRAM-Zellen. Um eine LUT mit 6 Eingängen zu unterstützen, benötigen Sie 64 (26) SRAM-Zellen. Eine LUT mit 4 Eingängen benötigt nur 16 (24) SRAM-Zellen. In der Praxis verwenden die tatsächlichen Designs nur einen kleinen Prozentsatz der größeren LUTs. Wenn ein Entwickler also eine 4-Eingangs-LUT-Funktion in eine 6-Eingangs-LUT implementiert, verschwendet er 48 SRAM-Zellen. Außerdem muss die gesamte Zelle mit der erforderlichen Leistung versorgt werden, so dass auch noch Leistung verschwendet wird.

Trion-FPGA-Familie

In der Trion-FPGA Familie der ersten Generation von Efinix ist die XLR-Zelle eine LUT mit 4 Eingängen und einem Flipflop mit eingebauten Addierer-Fähigkeiten, was ihr die Möglichkeit gibt, zusätzliche Logikfunktionen effizient zu implementieren. Efinix geht davon aus, dass Trion-FPGAs ein 1:1-Mapping von LEs auf XLR-Zellen haben. Jede XLR-Zelle ist äquivalent zu einer LE. Zum Beispiel hat das Trion T20 FPGA 19.728 LEs und somit 19.728 XLR-Zellen, die für Logik zur Verfügung stehen. Es gibt tatsächlich mehr XLRs-Zellen im Baustein, aber diese sind für das Routing reserviert und bleiben einfach im Hintergrund. Das Verhältnis von XLR-Zellen, die für das Routing reserviert sind, und solchen, die für die Logik zur Verfügung stehen (wie in der LE-Zahl dargestellt), basiert auf Modellierungen, die Efinix an vielen Designs durchgeführt hat. Entwickler verlieren keine Logik-Ressourcen, wenn sie die Efinity-Software eine XLR-Zelle für das Routing verwenden, da bereits einige für diesen Zweck reserviert sind. Wenn das Design in der Efinity-Software kompiliert wird, wird ein Bericht über die Logiknutzung in LEs gemacht, so dass der Entwickler nachvollziehen kann, wie viel der verfügbaren Logikkapazität genutzt wird und wie viel noch übrig ist.

Trion-FPGAs können eine hohe Bausteinauslastung erreichen, die durch die Logikelementnutzung definiert ist. Viele Designs können eine LE-Auslastung der Trion FPGAs von über 90 Prozent erreichen, ohne die Systemfrequenz zu reduzieren. Bei traditionellen FPGAs beginnen Designer bei etwa 70 Prozent Auslastung nach größeren Bausteinen zu suchen, da dies der Punkt ist, an dem bei herkömmlichen FPGAs Logikimplementierung sowie das Erreichen der Geschwindigkeit Probleme bereiten. 

Die Trion-FPGAs decken einen Bereich von 4 bis 120K LEs und sind auf einem 40-nm-Prozess aufgebaut, der stromsparende und kostengünstige FPGAs mit einer angemessenen Geschwindigkeit bietet. Die beiden kleinsten Bausteine haben einen Standby-Verlustleistung im Bereich von µW, während die größeren FPGAs im mW-Bereich liegen. Um den Leistungsverbrauch niedrig zu halten, hat Efinix einen fest verdrahteten DDR-Speicher-Controller implementiert, der DDR3, LPDDR3 und LPDDR2 bis zu 1066 Mbps unterstützen kann. Zusätzlich unterstützen diese Bausteine fest verdrahteten MIPI-CSI2-Schnittstellen mit Geschwindigkeiten von bis zu 1,5 Gbit/s.

Die T13-Bausteine und größere FPGAs können mit 1,1 oder 1,2 V versorgt werden, je nachdem, welches Leistungs-/Geschwindigkeitsverhältnis die Anwendung erfordert. Trion-FPGAs sind auch in kleinen Gehäusen erhältlich, um Anwendungen zu unterstützen, die in Bezug auf Platz und Leistung eingeschränkt sind.

Trion-FPGAs
Die Trion-FPGA-Familie
© Efinix

  1. Details zur Quantum-Architektur von Efinix und ihre Vorteile
  2. Die Innovation der Quantum-Architektur
  3. High-Speed Titanium-Familie
  4. Dynamische Logik und Routing
  5. Die Titanium XLR-Zelle in Aktion

Das könnte Sie auch interessieren

Verwandte Artikel

Efinix Headquarters

Themenwoche Programmierbare Logik ICs 21