Startseite > Halbleiter > Mikrocontroller > Die richtige Technologie für die richtige Applikation

Globalfoundries

Die richtige Technologie für die richtige Applikation

25. August 2017, 10:13 Uhr | Iris Stroh

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 2

ASIC-Service...

Warum setzt Globalfoundries auf 22 und nicht auf 20 nm?

Aus unserer Sicht ist 20 nm wahrscheinlich der schlechteste Knoten, den man wählen kann. Denn mit 20 nm ist zum ersten Mal Double-Patterning im Back-End notwendig, was deutlich mehr Masken mit sich bringt. Um das zu rechtfertigen, müsste der Performance-Gewinn deutlich höher ausfallen. Bei 10 nm verhält es sich übrigens ähnlich, weil hier zum ersten Mal Triple-Patterning notwendig wird. Deshalb setzen wir auch nicht auf 10, sondern auf 7 nm. Wenn schon Triple-Patterning, dann muss es sich auch wirklich lohnen. Hinzu kommt noch eine andere Tatsache: Früher konnten die Halbleiterhersteller mit einem Shrink die Fläche um 50 Prozent reduzieren, wobei die Komplexität um 10 bis 15 Prozent gestiegen ist, was in der Summe aber zu 30 Prozent verringerten Kosten pro Die geführt hat. Heute steigt die Komplexität mit jedem Shrink nicht um 15 Prozent, sondern um rund 25 Prozent. Man muss also über 50 Prozent shrinken, um noch einen guten Kostenpunkt zu erreichen.

Sie arbeiten seit zwei Jahren für Globalfoundries. Was hat sich seitdem geändert?

Viel. Als ich gerade angefangen hatte, musste ich mit Analysten über unsere Roadmap reden. Sie waren höflich, aber auch skeptisch. Globalfoundries hatte viele Probleme mit 28 und 20 nm. Als ich ein Jahr später dieselben Analysten wieder getroffen habe, konnte ich zeigen, dass wir in Dresden und in Malta alles geschafft hatten, was wir uns vorgenommen hatten. Wir haben 22FDX in Dresden vollständig qualifiziert, wie wir es geplant hatten. Wir haben die FinFET-basierte 14LPP-Technologie vollständig qualifiziert; die Volumenfertigung wird gerade hochgefahren. Und wir haben über 20 Chips dort in der Fertigung, die alle first-time-right waren. Die Ausbeute in Malta ist auf Weltklasseniveau, eine wichtige Voraussetzung, um bei der 7-nm-Technologie gut vorankommen zu können.

Jeder Schritt auf den nächst kleineren Prozessknoten ist schwierig…

Ja, aber 7 nm ist besonders schwierig. Wir nutzen auch bei 7 nm noch die Immersion-Lithografie und nicht EUV.

Warum?

Weil wir Kunden haben, die ein Tape-out in 7 nm brauchen. Wir skalieren auf 36 Prozent der Fläche und kommen trotz Triple-Patterning und hoher Anzahl der Masken noch auf eine Verbesserung der Die-Kosten von rund 30/35 Prozent. Das erste Tape-out ist für das erste Quartal 2018 geplant; das ist für EUV zu früh. Wir haben schon zwei EUV-Tools bestellt, die in diesem Jahr noch nach Malta gehen werden. Wobei wir ein EUV-Tool in Albany für die Entwicklung nutzen.

Wann ist EUV aus Ihrer Sicht wirklich einsatzbereit?

Ich denke: 2019. Wir werden EUV zunächst für Vias und Kontakte nutzen, da sind die Maskenfehler nicht so kritisch. EUV bringt sicherlich eine Vereinfachung des Prozesses. Wenn man sich die Immersionslithografie für das Routen eines 7-nm-ICs anschaut, dann sprechen wir von 85 Masken. Intel hat über seinen 7-nm-Prozess gesprochen, der unserem 5-nm-Prozess entsprechen würde, und die reden dort von über 100 Masken. Das eigentliche EUV-Tool ist schon ziemlich weit fortgeschritten, der Durchsatz ist ok. ASML hat bereits 250 W Quellenleistung im Labor demonstriert und für die Fertigung 205 W versprochen. Aber es gibt immer noch Probleme beim Photolack (resist) und mit der Dicke der Masken. Deshalb wollen wir bei 7 nm zunächst auf Immersionslithografie setzen und dann auf EUV migrieren, wenn wir überzeugt sind, dass die Technik für die Serienfertigung ausgereift ist. Und auch wenn wir jetzt noch nicht auf EUV setzen, müssen wir sicherstellen, dass wir umstellen können, sobald die Technik soweit ist. Denn EUV bringt deutliche Vorteile mit sich, die Zykluszeit ist um einiges kürzer, die Defektrate ist niedriger, weil viele Prozessschritte wegfallen, und wir können EUV nutzen, um den Schritt auf den nächstkleineren Knoten zu vollziehen.

Und wie sehen die Pläne für die nächste Zukunft aus?

Bis 2020 werden wir unsere 22FDX-Kapazitäten um 40 Prozent ausbauen. Erste Tape-outs mit 12FDX sollen im zweiten Halbjahr 2018 kommen. 12FDX stellt einen kompletten Shrink gegenüber 22FDX dar. Der Prozess zeichnet sich durch die bekannten Vorteile von FD-SOI aus: 40 Prozent weniger Masken als bei einem 10-nm-FinFET-Prozess und 50 Prozent weniger Leistung im Vergleich zu einem 16/14-nm-FinFET-Prozess.

Globalfoundries bietet auch noch einen ASIC-Service an. Gibt es überhaupt noch Kunden, die das nutzen?

Absolut.

Beachtlich, denn fast alle ASIC-Hersteller von früher sind verschwunden…

Für uns ist das ein gutes Geschäft. Wir konnten viele Designs mit unserem 14-nm-Prozess gewinnen. Die Applikationen sind in der drahtlosen Kommunikation, in der künstlichen Intelligenz/Maschinenlernen – hier sind ASICs besonders attraktiv.