Eine Modellierungssprache ist nicht in der Lage, alle Fehler im Entwurf der Steuerungs- und Regelungs-Software zu verhindern; zum Beispiel können falsch interpretierte Anforderungen oder unbegründete Annahmen nur im Verlauf der Entwicklung identifiziert werden. Um das geplante Systemverhalten sicherzustellen, müssen Verifizierungs- und Validierungsaktivitäten so umfassend und früh wie möglich einsetzen. Die Formalisierung des Entwurfs als ausführbares Modell ermöglicht frühzeitige Tests, mit deren Hilfe grundlegende Annahmen des Entwurfs abgesichert werden können. Bestimmte Merkmale, die über alle Test- und Integrationsebenen Bestand haben sollen, können schnell und einfach im Entwurf verankert werden. Gleichermaßen lässt sich das Verhalten von unterschiedlichen Entwurfsalternativen in Situationen, die nur mit hohem Aufwand mit dem realen System getestet werden könnten, simulieren.
Die Ergebnisse von entwurfsbasierten Simulationen können als Bezug für Tests des Seriensystems dienen und Abweichungen zwischen Testresultaten, die mit dem Embedded-Target erzielt werden, und Ergebnissen der Simulation näher untersucht werden.
Sinn und Zweck der entwurfsbasierten Simulation ist es nicht, den Systemtest zu ersetzen, sondern die Erfolgswahrscheinlichkeit von Systemtests durch ein frühzeitiges Erkennen von kritischen Fehlern und Fehlfunktionen zu maximieren.