Startseite > Automotive > Bis zu 32 Gb/s mit skalierbarer Highspeed-Architektur

Inova präsentiert »APXpress«

Bis zu 32 Gb/s mit skalierbarer Highspeed-Architektur

14. Oktober 2025, 7:13 Uhr | Heinz Arnold

Roland Neumann, CTO von Inova Semiconductors: »Die Evaluierung der Funktionalität und Performance im Labor verläuft wie geplant, alle Schlüsselfunktionen wie VCO, PLL, die gesamte digitale Signalverarbeitung sowie die Echo Cancellation konnten bereits erfolgreich getestet werden.«

Mit »APXpress« hat Inova Semiconductors die nächste Generation der Hochgeschwindigkeitskommunikation für den Automotive-Bereich entwickelt – die Link- Geschwindigkeit beträgt bis zu 32 Gb/s.

▶ Diesen Artikel anhören

»APXpress« stellt ein konfigurierbares Netzwerk mit einer variablen Anzahl an Knoten bereit, das je nach Anwendungsfall und benötigten Schnittstellen zusammengestellt werden kann. Ein Knoten im »APXpress« Netzwerk setzt sich aus einer Hochgeschwindigkeits-SerDes-Schnittstelle (PHY) und einem prozessunabhängigen IP-core zusammen. Nachdem die Funktionalität des Protokolls mehrfach erfolgreich mithilfe von FPGAs demonstriert wurde, beispielsweise die redundante Übertragung von Kameradaten auf der Electronica 2024, ist nun der erste Testchip des »APXpress« SerDes im Labor verfügbar.

Jobangebote+ passend zum Thema

Regional Key Account (m/w/d) für Elektronische Bauteile

KOA Europe GmbH, Dägeling

Alle Jobangebote im Elektroniknet Karrierebereich anzeigen

»Die Evaluierung der Funktionalität und Performance im Labor verläuft wie geplant, alle Schlüsselfunktionen wie VCO, PLL, die gesamte digitale Signalverarbeitung sowie die Echo Cancellation konnten bereits erfolgreich getestet werden«, sagt Roland Neumann, CTO von Inova. Damit sei der Meilenstein für das Tapeout der zweiten Iteration E1, das am 6. Oktober stattfand, erfolgreich abgeschlossen.

Das Ziel dieses zweiten Tapeouts besteht unter anderem darin, den E1- Chip an ein FPGA anzubinden, und somit erweiterte Funktionstests und im Q1/2026 ein Proof of Concept durchzuführen. Dazu enthält der E1 Baustein eine für FPGAs angepasste Schnittstelle. Während der T1- und E1-Chip noch über viele Debug-Schnittstellen verfügen, wird der P1 Baustein nur noch essenzielle Debug-Modalitäten und dafür die finale IP-Datenschnittstelle aufweisen. Der P1-Chip aus dem dritten Tapeout wird ein eigenständiges, voll funktionsfähiges Produkt darstellen, das nach erfolgreicher Verifikation ab Q2/2026 auch direkt in den »APXpress« Netzwerken verwendet werden kann.

Der »APXpress« PHY wurde in erster Linie für Anwendungen in der Automotive-Kommunikation entworfen und hinsichtlich Energieeffizienz und Übertragungsgeschwindigkeit optimiert, bildet jedoch auch den Ausgangspunkt für die Entwicklung weiterer PHYs von Standardschnittstellen wie DisplayPort, PCI oder CSI D-PHY.

»APXpress« stellt Bandbreiten von bis zu 32 Gb/s bereit. Das geschieht wahlweise über eine symmetrische Übertragung mit Dual-Simplex über zwei differentielle Leitungen oder über eine asymmetrische Übertragung via Voll-Duplex über eine differentielle Leitung, mittels Echo Cancellation. Sowohl der hohe Durchsatz als auch die Entscheidung, ein NRZ-codiertes Signal zu übertragen, stellen sicher, dass »APXpress« optische Übertragungen unterstützen kann. Skalierbar sind nicht nur die Bandbreiten (4, 8, 16 oder 32 Gb/s), sondern auch die Anzahl der verwendeten Lanes lässt sich je nach Anwendungsfall anpassen. Der komplette digitale Signalverarbeitungspfad des »APXpress« PHYs (22nm FDX), wurde in Hardware, ohne die Notwendigkeit von zusätzlicher Software implementiert. Dies hat sichtbar positive Auswirkungen auf Geschwindigkeit und den Energieverbrauch des Chips.

»Mit dem ersten »APXpress«-Testchip hat Inova einen entscheidenden Meilenstein in Richtung eines robusten, zukunftsorientierten und hoch performanten Kommunikationssystems erreicht«, freut sich Robert Isele, CEO von Inova. »Damit stärkt Inova seine Rolle als Technologieführer für die nächste Generation der automobilen Datenübertragung.«