Startseite > Messen + Testen > Testsysteme > Mit dem integrierten FPGA testen

Gigabit-Schnittstellen im Boardtest

Mit dem integrierten FPGA testen

28. September 2017, 14:00 Uhr | Von Sven Haubold und Hosea Busse, Göpel Electronic

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 2

Embedded-Bit-Error-Rate-Test mit ChipVORX

Als nächstes wird die Hochgeschwindigkeits-Schnittstelle selbst geprüft. Dazu stehen ebenfalls für jeden FPGA-Baustein passende ChipVORX-IPs zur Verfügung. Je nach FPGA-Typ gibt es teilweise unterschiedliche Hardware-Unterstützungen beim Testen der Transceiver-Kanäle. Durch dieses Testverfahren lassen sich nicht nur Aussagen zur generellen Funktion der jeweiligen Transceiver-Kanäle treffen, sondern es können auch qualitative Aussagen über die übertragene Signalqualität getroffen werden. Diese Testmöglichkeiten spielen nicht nur bei der Fertigung einer Baugruppe eine große Rolle; selbst bei der Entwicklung und Inbetriebnahme können diese Testverfahren für die optimale Parametrisierung der Schnittstelle verwendet werden.

Bei den Übertragungsraten einer typischen Hochgeschwindigkeits-Schnittstelle spielen beispielsweise die Impedanzen der verwendeten Leiterplatte eine sehr wichtige Rolle. Werden die vorgegebenen Impedanzen bei der Leiterplattenfertigung nicht eingehalten, so kann es an den Übergangsstellen zu Impedanzsprüngen und damit zu Reflexionen kommen. Diese Reflexionen beeinflussen die Hochgeschwindigkeits-Signale und können im ungünstigsten Fall zu sehr hohen Bitfehlerraten oder gar zum Ausfall der kompletten Übertragungsstrecke führen. Daher ist es wichtig, dass diese Einflüsse, frühzeitig während der Baugruppenfertigung gefunden werden. Fallen die Baugruppenfehler erst später oder gar im Einsatzbetrieb auf, können die schon bestückten Baugruppen oft nicht mehr verwendet werden und werden zu teurem Ausschuss.

Jobangebote+ passend zum Thema

Ingenieur/Elektroingenieur/Elektrotechniker als Field Application Engineer

GEYER Electronic GmbH, Planegg

Alle Jobangebote im Elektroniknet Karrierebereich anzeigen

Qualität der Übertragungsstrecke

Setzt man hier einen ChipVORX Bit-Error-Rate-Test (BERT) ein, so lassen sich zusätzlich auch Aussagen zur Qualität des Signals treffen. Dazu stehen in fast allen modernen FPGAs spezielle Schaltungsteile zur Verfügung, die eine definierte Verschiebung des Abtastpunktes am Empfänger des Gigabit-Transceivers erlauben. Rastert man nun alle möglichen Testpunkte ab, so entsteht ein sogenanntes statistisches Augendiagramm, das in den einzelnen Messpunkten die Anzahl der Einzelbitfehlerraten wiedergibt. Diese Art der Darstellung lässt sich dann zur Auswertung der Qualität dieser Übertragungsstrecke weiterverwenden. Aber wie wertet man das erhaltene Diagramm aus?

Eine manuelle Kontrolle der gewonnenen statistischen Augendiagrammbilder macht bei einer effizienten Produktion kaum Sinn. Hier werden Werkzeuge benötigt, die eine automatisierte Auswertung der Testergebnisse ermöglichen. Dafür wendet ChipVORX das sogenannte Multipoint-Messprinzip an. In einer Produktions- und Testumgebung werden oft nur bestimmte Aussagen über ein Augendiagramm benötigt. Dazu zählen zum Beispiel die Öffnung des Auges, das heißt die maximale Amplitude des Empfangssignales und die zeitliche Weite des Auges.

Frei konfigurierbare Parameter

Setzt man nun mit Hilfe des in der Software System Cascon integrierten automatischen Testgenerators für die Multipoint-BERT-Messmethode gezielte Messpunkte innerhalb des statistischen Augendiagramms, werden diese Punkte im Testablauf automatisiert angefahren und mit einer Bit Error Rate Messung geprüft. Dabei kann der Anwender sowohl die Dauer der Messung durch die Anzahl der zu übertragenden Bits, als auch die maximal zu tolerierenden Bitfehleranzahlen angeben. Beispielsweise dürfen in der Mitte des Augendiagramms so gut wie keine Fehler auftreten, während weiter außen eine festgelegte Anzahl von Bitfehlern toleriert werden kann. Alle diese Parameter sind frei konfigurierbar und haben, bedingt durch die Anzahl der pro Testpunkt zu übertragenden Bits, Einfluss auf die gesamte Testdauer.

Die Auswertung der aufgetretenen Bitfehler wird durch die ChipVORX-IP schon im FPGA selbst vorgenommen, sodass das Testsystem nicht zusätzlich belastet wird. Lediglich der Zeitfaktor durch die Konfigurierung des FPGAs mit der ChipVORX-IP zu Beginn des Testablaufs kommt hinzu. Diese Testabläufe sind für direkte Verbindungen von FPGAs untereinander sehr einfach zu realisieren. Anders sieht es aus, wenn das Highspeed-Interface nur auf einen Steckverbinder nach außen führt, wie im Falle von USB-, PCI Express- oder SATA-Schnittstellen.