Startseite > Messen + Testen > Testsysteme > Investkosten sollen dramatisch sinken

Neue Speicher-IC-Testmethode

Investkosten sollen dramatisch sinken

16. Dezember 2022, 8:00 Uhr | Heinz Arnold

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 1

"Wir haben den Speicherkanal unter Kontrolle"

Auch der Burn-in-Test sollte möglichst schnell über die Bühne gehen. Dabei tauchen viele Fehler erst nach einer längeren Zeit auf als nach den zwei bis sechs Stunden, die die Speicher-IC-Hersteller dafür meist spendieren. Wenn beispielsweise ein IC wegen kleiner Prozessfehler zu viele der gefürchteten Metall-Ionen abbekommen hat, dann kann es viele Stunden dauern, bis die Ionen-Wanderung sich durch einen Fehler im DRAM bemerkbar macht. Diese Fehler sind sehr unangenehm, weil transient – sogenannte Variable Retention Time – und nach Sekunden, Minuten, Stunden oder Tagen arbeitet das DRAM wieder fehlerfrei, wenn sich das Ion weiterbewegt hat. Falls der Fehler gefunden wird – was in einem zwanzigminütigen Test kaum möglich ist –, weiß der Hersteller, dass in diesem Los etwas nicht ganz in Ordnung war und dieses Wafer-Los zu stark mit Metall-Ionen kontaminiert wurde.

Dann werden diese DRAMs nur noch für Einsatzfälle verwendet, in denen es nicht darauf ankommt, wenn mal eine Zelle fehlerhaft gelesen wird, etwa in Grafik- oder Voice-Applikationen. In Servern dürften sie eigentlich keine Verwendung finden – wenn der Speicherhersteller die Fehler eben vorher schon gemessen hätte. »Dagegen können wir den Test mit unserer kostengünstigen Methode über zwölf Stunden oder sogar Tage laufen lassen – das erhöht die Wahrscheinlichkeit beträchtlich, fehlerhafte ICs zu finden, sodass sie gar nicht erst in anspruchsvolle Geräte eingebaut werden.« Das ist wichtig, denn es gibt für die Anwender der Speicher-ICs nichts Schlimmeres, als wenn nach ein bis zwei Jahren die Ausfallraten im Feld plötzlich steigen. Dann wird es teuer.

»Dass der Prototyp jetzt wie vorgesehen funktioniert, ist ein entscheidender Schritt für Neumonda. Wir haben den Speicherkanal unter Kontrolle, wir können ihn programmieren und so auch die Kundenapplikation darstellen«, freut sich Herr Pöchmüller. Der Rest sei nur noch Arbeit, die erforderliche Technik existiere und sei finanzierbar.

Der Prototyp besteht aus einer Leiterplatte, Peter Pöchmüller nennt sie Kachel. Das Herz dieser Kachel bildet heute ein FPGA, das die Speicherkanäle treibt. Vom FPGA aus nach links und rechts verlaufen die beiden Speicherkanäle. Das Device-under-Test Board (DUT) ersetzt die in heutigen Testern üblichen High Fidelity Tester Access Fixtures (HIFIX) und Change Kits für die Handler, die alleine schon mit 50.000 bis 250.000 Dollar pro Stück zu Buche schlagen. Pro Kachel werden einfach zwei DUTs aufgesteckt, eine links und eine rechts. Peter Pöchmüller: »Wir können die neu zu testenden Versionen einfach in den Sockel stecken; der gesamte bisherige Aufwand für die teure Feinmechanik und die Umrüstzeiten fallen weg. Anpassungen auf neue Produkte können mit einem Bruchteil der Zeit und Kosten erfolgen.«

Vier Speichermodule oder 4 × 8 DRAMs in x8-Konfiguration können über eine Kachel geprüft werden, sodass 32 Memory-Module parallel getestet werden können. Sechs Kacheln zusammengeschraubt werden dann ein vollständiges Testsystem ergeben.
Der nächste Schritt besteht nun darin, bis Mitte 2023 ein komplettes System aus sechs Kacheln für den Test von DDR3-DRAMs zu entwickeln, sowie die nötige Infrastruktur zur automatischen Be- und Entladung. Ende 2023 soll das System für DDR4-Typen folgen. Dazu entwickelt Neumonda zwei ASICs, um die FPGAs zu entlasten. Denn für den Test der DDR4- und zukünftigen DDR5-Typen sind sie zu langsam. Weil die ASICs die Frequenz hochmultiplizieren, müssen die FPGAs dann nur noch mit einem Viertel der Taktfrequenz der DRAMs laufen, was ausreichend ist.
Außerdem sei es nun laut Pöchmüller auch keine Schwierigkeit mehr, das System anderen Speichertypen anzupassen, weil die Kanäle programmierbar sind.

Das Ziel besteht darin, in einem zweiten Schritt auch LPDRAMs testen zu können; im dritten Schritt sollen Versionen für den Test von Flash-ICs, MRAMs und FRAMs folgen.

Sobald das komplette System ab Mitte 2023 läuft, kann Neumonda Zehntausende von DRAMs pro Monat testen, um zu prüfen, wie sich die Kontakte beispielsweise unter Temperaturschwankungen von –40 bis +125 °C verhalten, wie sich mechanische Spannungen unter realen Testbedingungen auf die Komponenten der Leiterplatte auswirken, etwa ob die Sockel die Belastungen aushalten, ob die Federkontakte ausreichen oder gelötet werden muss und wie sich die FPGAs unter der realen thermischen und mechanischen Belastung verhalten. Die Erfahrungen, die dann über ein halbes Jahr gesammelt werden, sollten ausreichen, um schlussendlich zu einem stabilen System für den Fabrikeinsatz zu führen.

Neumonda Technology hat also ein vollkommen neues Testsystem entwickelt. Doch das Ziel besteht laut Pöchmüller ganz und gar nicht darin, neue Tester für Speicher-ICs auf den Markt zu bringen: »Wir haben das Testsystem im ersten Schritt entwickelt, um unabhängig zu werden und schnell eigene DRAM-Produkte entwickeln und testen zu können.«