Entwickler können jetzt noch mehr Prozessor-, MCU- und SoC-Derivate über die VarioTap-Bibliothek testen. Unterstützt werden Renesas SoCs RZ/N1 und S/L, die Mikrocontroller der LPC54-Serie von NXP und dessen i.MX8-Prozessoren.
Die Bibliothek stellt Funktionen für Boundary-Scan-Tests und JTAG-Emulation zur Verfügung. Evaluierungen von Hardware-Designs und Prototypentests sind ohne Firmeware möglich. Sie erfolgen über die native Debug-Schnittstelle des Bausteins.
Die Bibliothek ermöglicht dem Entwickler bei der LPC54-Serie von NXP das Programmieren des internen Flash-Speichers, das Ansprechen und auch das Ansteuern der integrierten Peripherie. Optional sind auch anspruchsvollere Programmieraufgaben und das Testen von externem RAM-Speicher möglich.
Über die JTAG-Schnittstelle lassen sich an den i.MX8-Prozessoren über den Cortex-M4-Kern die internen Peripherien ansprechen, GPIOs steuern und eigene IPs laden. Das Einsatzfeld der Prozessorfamilie umfasst allgemeine sicherheitskritische Anwendungen, erweiterte Grafikanwendungen, Bildverarbeitung und Spracherkennung.
Renesas hat die SoCs mit einem ARM Cortex M3 Kern ausgestattet. Wie bei den NXP-Mikrocontrollern ist auch hier über die JTAG-Schnittstelle das Ansprechen von internen Peripherien und das Steuern von GPIOs möglich. Programmierung und externe RAM-Tests können auf Anfrage ermöglicht werden.
Der Controller wird im LFBGA-Gehäuse mit 196 Pins gefertigt und über die JTAG-Schnittstelle adaptiert, über die Boundary-Scan und VarioTAP-Bibliothek betrieben werden. Zum Ansprechen des Controllers bietet Göpel ein TIC020/022 Modul an, über das zusätzliche Signale für zum Beispiel einen Hardware-Reset über das VarioTAP-Model gesteuert werden können.