Geoff Lees, NXP Semiconductors »In derselben Liga wie Snapdragon, AMD und Nvidia«

Chiplet-Technologie

Aber die Entwicklungskosten für die Plattform werden ja auch auf die Business-Units heruntergebrochen.

Dennoch ist der Ansatz deutlich effizienter. Ich habe mir die Zahlen angesehen. Wenn wir als Standalone-Business-Group weiterarbeiten, ist eine Entwicklung einer 5-nm-Plattform nicht machbar. Schließen sich die Business-Units zusammentun, dann funktioniert es.

Ich hatte schon befürchtet, wir würden mit den sechs Bausteinen für unsere i.MX-8-Familie an die Grenze der Realisierbarkeit stoßen. Trotzdem haben wir es geschafft.

Wieso war das doch möglich?

Wenn man als Halbleiterhersteller mit den neusten Prozesstechnologien arbeitet, fallen extrem hohe Kosten für eine Entwicklung an, wir sprechen hier von bis zu 1 Mrd. Dollar. NXP hat in der Vergangenheit auf Prozesse gesetzt, die im Vergleich zu den Early Adopters schon vier Jahre auf dem Buckel hatten. Jetzt nutzen wir Prozesse, die rund 18 Monate hinter den modernsten Technologien hinterherhinken. Was mich selbst am meisten überrascht hat: Das Projekt auf Basis der 14-LPC-Technologie von Samsung, der 3. FinFET-Generation, war bislang das günstigste und problemloseste, das wir jemals gemacht haben. Es hat mich 24 Mio. Dollar gekostet, zwei Chips zu entwerfen, aufgeteilt auf zwei Tape-outs, mit einem Overhead von vielleicht 6 Mio. Dollar auf beide. Ich hätte nie gedacht, dass solche Chips für so wenig Geld möglich sind. Wir haben für die 40-nm-Plattform fünf Jahre zuvor deutlich mehr bezahlt.

Warum?

Weil jetzt alles verfügbar war, die PDKs und Speicher von Samsung, die IPs von Synopsys. Und es handelte sich nicht um Leading Edge, sondern um die dritte Generation. Dementsprechend war die Ausbeute auch sehr hoch. Und solange die Chip-Fläche unter 100 mm2 bleibt, ist solch ein Design machbar. Liegt die Chipfläche darüber, explodieren die Kosten.

Nutzt NXP Chiplet-Technologie?

In Zukunft. Ich bin überzeugt, wenn wir auf 3 nm und neue Transistoren wie GAA-Transistoren (Anmerkung der Redaktion: Gate all around) wechseln, wird man dazu übergehen, alle digitalen IPs mit dieser modernsten Technologie zu fertigen und den Rest mithilfe anderer Technologien. Denn alles andere ist zu teuer und auch zu risikoreich. In der Vergangenheit war so ein Ansatz nicht möglich, weil die Kosten für 3D-Ansätze wie Silicon-to-Silicon-Interposer zu hoch waren. Aber die Kosten gehen runter und der Reifegrad dafür hoch.

Im nächsten Schritt geht es jetzt also erst einmal darum, die i.MX-9-Familie auf den Markt zu bringen?

Ja, diese Familie kann man als lineare Erweiterung von i.MX 8 sehen. Wir wechseln von Cortex-A53 auf Cortex-A55, der eine viel höhere Speichernutzung ermöglicht. Und diese höhere Speichernutzung ermöglicht gleichzeitig, einen deutlich besseren ML-Beschleuniger auf dem Chip zu implementieren.

Entwickelt NXP diesen ML-Beschleuniger selbst?

Nein, wir werden IP lizenzieren.

Von ARM oder Cadence oder anderen?

Wir haben vor einiger Zeit den gesamten Markt evaluiert und mit Cadence und VeriSilicon zwei führende Anbieter identifiziert, ARM war damals noch nicht soweit. Wir haben mit IP dieser beiden Anbieter bereits Entwicklungen begonnen, fangen jetzt aber auch mit ARM an. Ich denke, bei ML-IP gibt es nicht einen Core, der alles kann.