MIPS

Zwei RISC-V-Prozessorkerne

12. Mai 2022, 14:42 Uhr | Iris Stroh
© xyz+ | stock.adobe.com

MIPS, das 2021 nach dem Insolvenzverfahren nach Chapter 11 von Wave Computing entstanden ist, hatte bereits damals angekündigt, RISC-V-Prozessorkerne zu entwickeln, jetzt wurden zwei vorgestellt: der eVocore P8700 und der eVocore I8500 IP-Core.

MIPS ist wieder da, der ehemalige Anbieter von RISC-IP-Cores setzt dieses Mal nicht auf seine eigene Architektur, sondern auf RISC-V. Die neuen Prozessorkerne sind die ersten IP-Cores von MIPS, die auf der RISC-V-ISA basieren. Damit will das Unternehmen auf die Erfolgsspur wechseln und verweist auf Prognosen von Semico Research: Laut der Marktanalysten soll das jährliche Durchschnittswachstum (CAGR) für SoCs, die mit RISC-V-Cores ausgeliefert werden, zwischen 2020 und 2027 73,6 Prozent betragen, das Automotive-Segment soll in diesem Zeitraum ein CAGR von 69,9 Prozent aufweisen. Rich Wawrzyniak, Principal ASIC- und SoC-Analyst bei Semico Research, ist überzeugt, dass RISC-V immer stärker in Segmenten wie der Automobilindustrie genutzt werden wird, weil diese Architektur dank einer offenen Software-Entwicklungsumgebung den Unternehmen die Möglichkeit zur Differenzierung bietet. Und weiter: »Angesichts der langen Tradition von MIPS als Anbieter von RISC-Architekturen und -Cores und seiner starken Präsenz in den Bereichen Automotive, Networking und anderen High-Performance-Anwendungen ist der Wechsel zu RISC-V für die nächste Wachstumsphase des Unternehmens sinnvoll.«

Und Desi Banatao, CEO von MIPS, fügt hinzu: »Mit der Umstellung auf RISC-V zielt MIPS auf das High-Performance-Segment des Prozessormarktes. Indem wir unsere Differenzierung bei Echtzeit-Funktionen, Hardware-Virtualisierung, funktionaler Sicherheit und Security-Technologien nutzen, können wir überzeugende Produkte für die Bereiche Automotive, Edge Computing, Networking und Switching sowie für große Rechensysteme anbieten.«

eVocore IP

Mit den neuen skalier- und konfigurierbaren eVocore IP-Cores können Entwickler kohärente Cluster mit Multi-Thread- und Multi-Core-CPUs realisieren, die in Hinblick auf Leistungsaufnahme sowie Performance genau auf die Anforderung der jeweiligen Anwendung zugeschnitten werden können. Die IP-Cores dienen als flexible Grundlage für heterogene Recheneinheiten, denn mithilfe eines Coherence-Managers können eVocore-IP-Cores kombiniert sowie andere Beschleuniger-IPs hinzugefügt werden.

Da es die RISC-V-ISA ermöglicht, kundenspezifische Funktionen in Form von benutzerdefinierten Befehlen (UDIs) hinzuzufügen, hat MIPS bewährte und leistungsstarke Funktionen implementiert, die in vielen High-End-Anwendungen benötigt werden, wobei die Cores trotzdem vollständig kompatibel mit Standard-RISC-V-Entwicklungstools und Software-Bibliotheken sind.

Beide eVocore IP-Cores unterstützen Hardware-Virtualisierung, benutzerdefinierte Erweiterungen, Multi-Threading, hybrides Debuggen und funktionale Sicherheit. Dank dieser Funktionen und der hohen Skalierbarkeit eigen sich die neuen Cores aus der Sicht von MIPS besonders gut für rechenintensive Aufgaben in einem breiten Spektrum von Märkten und Anwendungen wie Automotive (ADAS, AV, IVI), 5G und drahtlose Netzwerke, Rechenzentren und Speicher sowie leistungsstarke Embedded-Anwendungen.

Der eVocore P8700-Core ist auf hohe Leistungsfähigkeit getrimmt. Das Multiprocessing-System kombiniert eine tiefe Pipeline mit einer OOO-Ausführung (Out of Order: Damit können Instruktionen vorgezogen werden, wenn die aktuelle Instruktion blockiert ist), um eine hohe Rechenleistung zu erzielen. Laut MIPS zeichnet sich dieser IP-Core bei Single-Thread-Anwendungen durch eine höhere Rechenleistung aus als alle bisherigen RISC-V-IP-Cores aus. Die Cores unterstützen eine Skalierung von bis zu 64 Cluster, 512 Cores und 1.024 Threads.

Der eVocore I8500-Core wiederum ist auf eine hohe Effizienz getrimmt. In diesem Fall setzt MIPS auf eine In-Order-Verarbeitung, um in SoCs eine möglichst hohe Leistungseffizienz zu erreichen. Jeder I8500-Prozessorkern kombiniert Multi-Threading und eine effiziente Triple-Issue-Pipeline, um einen sehr guten Rechendurchsatz zu erzielen.

Anbieter zum Thema

zu Matchmaker+

Das könnte Sie auch interessieren

Verwandte Artikel

elektroniknet