Quarzoszillatoren
FPGA-basierte Systeme benötigen spezielle Taktgeber
FPGA-basierte Designs erfordern eine verbesserte Taktgebung mit höherer Immunität gegenüber Störungen von Schaltnetzteilen. Geeignete Produkte hierfür liefert Silicon Labs mit DSPLL-basierten Taktgebern und Oszillatoren, die zudem über eine integrierte Störspannungsunterdrückung verfügen.
FPGA-basierte Systeme finden sich heute in vielen Kommunikations- und Netzwerkanwendungen. Von Natur aus haben FPGAs einen hohen Strombedarf, verbunden mit komplexen Versorgungsanforderungen und mehreren Spannungspotenzialen. Ein einzelner Chip benötigt meist mehrere Watt an Leistung und arbeitet mit Spannungen von 1,8, 2,5 und 3,3 V. Die Aktivierung einer integrierten schnellen SERDES-Funktion kann die Leistungsaufnahme um mehrere Watt ansteigen lassen und so die Stromversorgungsstrategie erschweren.
Steigt der FPGA-Strombedarf, steigen auch die Anforderungen an empfindliche Analog- und Mixed-Signal-Subsysteme – vor allem bei der Taktverteilung, die eine Timing-Referenz mit geringem Jitter für das FPGA und andere Bauteile bereitstellen soll. Taktquellen mit integrierter Rauschunterdrückung vereinfachen das Stromversorgungsdesign und mindern die hohen Anforderungen.
Netzteil-Rauschen – unvermeidbares Übel?
Leistungshungrige Systeme weisen immer auch Netzteil-Rauschen auf. Wenn möglich, versuchen Entwickler stets, rauscharme, lineare Stromversorgungen zu verwenden, doch verhindert deren hohe Verlustleistung meist den Einsatz linearer Regler. Bei einem linearen Regler beträgt der Wirkungsgrad bei der Wandlung von 3,3 V am Eingang auf 1,8 V am Ausgang nur 54 Prozent, unabhängig vom Laststrom.
Low-Dropout-Regler (LDOs) als Alternative
Mit Hilfe von Low-Drop-out-Reglern (LDOs) erhöht sich der Wirkungsgrad, da die Spannungsdifferenz zwischen Eingang und Ausgang des Reglers verringert wird. Eine Wandlung von 2,5 auf 1,8 V führt zu 72 Prozent Wirkungsgrad für alle Lasten.
LDOs sind deshalb auch gängige Praxis für Lasten bis zu 500 mA. Benötigt die Last jedoch 1 bis 3 A Strom, sind LDOs weniger hilfreich. Geht ein Regler in den Drop-out-Zustand, arbeitet er nicht mehr effizient. Sein Durchgangselement verhält sich wie ein Widerstand und reagiert nicht auf Änderungen des Laststroms oder der Eingangsspannung.
Dies vermindert auch die Rauschunterdrückung des Reglers, die zur Versorgung empfindlicher Schaltkreisblöcke erforderlich ist. Um eine effiziente Regelung und Rauschunterdrückung zu garantieren, müssen LDOs mit wesentlich höheren Eingangsspannungen betrieben werden, als es ihre Drop-out-Spezifikation vorschreibt. Dies wiederum verringert den Wirkungsgrad.
Um Drop-out-Zustände zu vermeiden, lassen sich mehrere LDOs parallel betreiben, die den Laststrom durch jeden Regler verringern. Diese Alternative ist allerdings kompliziert und teuer und daher keine geeignete Lösung.
Jobangebote+ passend zum Thema
- FPGA-basierte Systeme benötigen spezielle Taktgeber
- Schaltregler – der goldene Ausweg?
- Einsatz von Quarzoszillatoren
- DSPLL-basierte Oszillatoren
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
Takterzeugung
Resonatoren richtig auswählen
Konsolidierung
Silicon Labs kauft Energy Micro
Digital-Isolatoren statt Optokopplern
Silicon Labs präsentiert Optokoppler-Ersatzbausteine
ZigBee
Silicon Labs schluckt Ember
Produktoffensive
Silicon Labs erweitert massiv sein Angebot an Timing-Bausteinen
