Startseite > Power > Power Management > Thermische Optimierung einer Hochleistungs- Leiterplatte

Bürstenlose Dreiphasen-Motoren

Thermische Optimierung einer Hochleistungs- Leiterplatte

20. November 2022, 13:56 Uhr | Von Prospero Lombardi, Dario Cucchi, Enrico Poli, STMicroelectronics, und Srdjan Djordjevic, Martin Biehl, Melika Roshandell, Cadence

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 2

Thermische Simulationen

Celsius erlaubt die Durchführung von Simulationen unter Einbeziehung einer elektrischen Analyse des Systems, aus der die Stromdichten in Leiterbahnen und Vias ebenso hervorgehen wie Spannungsabfälle. Für diese Simulationen müssen seitens der Designer mithilfe eines Schaltungsmodells des Systems die interessierenden Stromschleifen definiert werden. Aus Bild 1 geht das Modell hervor, das für die einzelnen Halbbrücken des EvalSTDrive101 verwendet wurde. Es besteht aus zwei Konstantstromquellen zwischen dem Ausgang und den Stromversorgungs-Anschlüssen und drei Kurzschlüssen, die die MOSFETs und den Shunt-Widerstand umgehen. Die beiden Stromschleifen bieten in der Versorgungsleitung und der Massefläche eine gute Übereinstimmung mit den durchschnittlichen Strömen der realen Schaltung, während der Ausgangs-Strompfad geringfügig überdimensioniert ist. Insgesamt sind dies günstige Betriebsbedingungen, um die Robustheit des Designs zu beurteilen.

Matchmaker+ Anbieter zum Thema

zu Matchmaker+

In den Bildern 2 und 3 sind die Spannungsabfälle und die Stromdichte des EvalSTDrive101 bei einer Stromstärke von 15 A RMS dargestellt. Die Spannungsabfälle gegenüber der Bezugsmasse lassen ein hochgradig optimiertes Layout erkennen – ohne irgendwelche Engpässe und mit gut ausgewogenen Ausgängen von 43 mV, 39 mV und 34 mV für U, V und W. Während am Ausgang U der höchste Spannungsabfall auftritt, ist der Spannungsabfall am Ausgang W am geringsten, was auf den kürzeren Weg vom Stromversorgungs-Anschluss zurückzuführen ist. Die Ströme verteilen sich sehr gut auf die verschiedenen Pfade, und die gemessene Stromdichte von unter 15 A/mm2 entspricht dem Wert, der für die Dimensionierung von Stromversorgungs-Leiterbahnen empfohlen wird. Einige Bereiche in der Nähe der MOSFETs, der Shunt-Widerstände und der Steckverbinder lassen mit ihrer roten Farbe eine höhere Stromdichte erkennen. Die Ursache: Die Anschlüsse der Bauelemente haben einen geringeren Querschnitt als die Leiterbahnen. Aber die maximale Stromdichte liegt weit unter dem Grenzwert von 50 A/mm2, bei dessen Überschreitung tatsächlich Zuverlässigkeitsprobleme auftreten können.

Mit dem Simulator lassen sich sowohl statische als auch transiente Zustände herbeiführen und simulieren. Ersteres liefert ein einziges, zweidimensionales Temperaturdiagramm für Lagen und Bauteile, während Letzteres Diagramme für jeden einzelnen simulierten Zeitpunkt und Aufwärmkurven hervorbringt (längere Simulationszeit). Die für eine statische Simulation angewandten Einstellungen lassen sich auch für transiente Simulationen nutzen; allerdings müssen für letztere zusätzlich die Verlustleistungs-Funktionen für die Bauelemente definiert werden. Transiente Simulationen eignen sich zum Definieren verschiedener Betriebszustände des Systems, wenn die Stromversorgungen nicht gleichzeitig aktiv sind, sowie zum Ermitteln der Zeit, die bis zum Erreichen statischer Temperaturverhältnisse verstreicht. Die Simulationen des EvalSTDrive101 wurden bei einer Umgebungstemperatur von 28 °C durchgeführt, und zwar mit dem Wärmeübergangskoeffizienten als Randbedingung und einem aus zwei Widerständen bestehenden thermischen Modell für die Bauelemente.

Diese Modelle wurden anstelle von detaillierten thermischen Modellen wie etwa Delphi verwendet, da sie in den Datenblättern der Bauelemente unmittelbar verfügbar sind (geringe Abstriche bei der Genauigkeit). Die Ergebnisse der statischen Simulation des EvalSTDrive101 sind in Bild 4 dargestellt, die Resultate der transienten Simulation in Bild 5. In der transienten Simulation wurden stufenförmige Leistungs-Funktionen angewandt, um zum Zeitpunkt null alle MOSFETs und Shunt-Widerstände zu aktivieren. Bei den Simulationen stellte sich der Bereich der Halbbrücke U als die wärmste Zone der Leiterplatte heraus. Der High-seitige MOSFET Q1 erreichte eine Temperatur von 94,06 °C, gefolgt vom Low-seitigen MOSFET Q4 sowie den Shunt-Widerständen R24 und R23 mit Temperaturen von 93,99 °C, 85,34 °C und 85,58 °C.