Startseite > Messen + Testen > Oszilloskope > Tipps für die Jitter-Charakterisierung

Problembehandlung in embedded-Systemen

Tipps für die Jitter-Charakterisierung

13. Juli 2018, 14:15 Uhr | Nicole Wörner

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 1

Hinweise auf Ursachen finden

Fehlersuche und Jitter-Charakterisierung erfordern einen Einblick in die Art des Jitters, der die Timing-Schwankungen verursachen könnte. Wie im Bild 2 dargestellt, lässt sich das Jitter-Timing in Komponenten zerlegen, was Hinweise auf die potenziellen Ursachen der Probleme liefert und zeigt, ob sich die verschiedenen Takte und Schaltungen in einem System, wie vorgesehen verhalten.

Jobangebote+ passend zum Thema

Ingenieur/Elektroingenieur/Elektrotechniker als Field Application Engineer

GEYER Electronic GmbH, Planegg

Alle Jobangebote im Elektroniknet Karrierebereich anzeigen

Von dem 40 MHz Beispiel aus Bild 1 sehen wir in Bild 3 die Zusammenfassung der Jitter-Messergebnisse, die ein Augendiagramm des Signals, ein Histogramm und Spektrum der TIE-Messung sowie eine Zerlegung des Jitters in seine einzelnen Komponenten beinhaltet.

Auf den ersten Blick scheint das offene Auge im Augendiagramm darauf hinzudeuten, dass das Taktsignal einen relativ geringen Jitter hat. Tatsächlich beträgt der Gesamt-Jitter-Messwert (TJ@BER) ungefähr 554 ps was etwa 2,2 % der 40 MHz Taktperiode ausmacht.

Die Jitter-Zerlegung zeigt, dass die RJ-Komponente (Random Jitter) einen sehr kleinen Teil des Gesamt-Jitters ausmacht. Deshalb muss der deterministische Jitter (DJ) die dominierende Komponente sein. Die bi-modale Natur des TIE-Histogramms deutet ebenfalls auf eine starke deterministische Jitter-Komponente hin. Der DJ lässt sich weiter in einen Periodic Jitter (PJ), Data Dependent Jitter (DDJ) und Duty Cycle Distortion (DCD) zerlegen. Der PJ-Anteil beträgt mehr als ein Viertel des Jitters. Es gibt klare spektrale Komponenten in der TIE-Spektrum-Darstellung, die starke Spitzen bei 7, 17 und 32 MHz zeigen. Dies bedeutet, dass der Jitter einen starken unkorrelierten deterministischen Jitter-Anteil hat, der vielleicht durch Signalübersprechen auf der Leiterplatte oder innerhalb des FPGA verursacht wird. Da dies ein Taktsignal und kein Datensignal ist, ist DDJ gleich Null. Der DCD-Anteil macht etwa ein Fünftel vom Gesamt-Jitter aus, was darauf hinweist, dass die Schaltung für die Taktaufbereitung einer weiteren Analyse und Optimierung bedarf.