Für 60 Mio. Dollar
ST eröffnet PLP-Pilotlinie in Tours
60 Mio. Dollar hat STMicroelectronics in eine neue Panel-Level-Packaging-Pilotlinie in Tours gesteckt, die im dritten Quartal 2026 ihren Betrieb aufnehmen soll.
Dort will STMicroelectronics heterogen integrierte Chips für Automotive, für die Industrie und viele weitere Anwendungsfelder fertigen.
Bei der Panel-Level-Packaging-Technlogie (PLP) handelt es sich um eine Advanced-Packaging-Methode, bei der im ersgen Schritt die auf der Wafer-Ebene fertig prozessierten ICs vereinzelt und dann in ein Panel aus Kunststoff integriert werden. Im Panel-Verbund werden die Backend-Prozesse durchgeführt, um die ICs in ihre Gehäuse zu setzen. Beispielsweise wird die Redistribution-Layer aufgebracht.
Auf diese Weise können viele Chips gleichzeitig die Backend-Prozesse durchlaufen. In der herkömmlichen Packaging-Technik werden die ICs einzeln in ihre Gehäuse gesetzt. Weil auf dem Panel viele ICs gleichzeitig die Prozesse durchlaufen, fallen die Fertigungskosten pro Chip. Außerdem lassen sich mit Hilfe von PLP auch mehrere Chips in ein einziges Gehäuse zu Systems-in-Package (SiP) integrieren. Zum Schluss werden die fertigen Packages vereinzelt. Die PLP-Technik steigert die Fertigungseffizienz und bildet eine wichtige Voraussetzung für die Entwicklung der nächsten Generation kleinerer, leistungsfähigerer und kostengünstigerer elektronischer Geräte.
Aufbauend auf seiner in Malaysia betriebenen PLP-Linie der ersten Generation will ST die neue Technologie jetzt dazu nutzen, um Analog-, Leistungs- und Digitalprodukte für den Einsatz in Autos, in der Industrie und in Consumer-Geräten zu fertigen.
»Ein multidisziplinäres Team von Experten aus den Bereichen Fertigungsautomatisierung, Verfahrenstechnik, Datenwissenschaft und -analyse sowie Technologie- und Produktforschung und -entwicklung wird an diesem Programm mitarbeiten, das ein wichtiger Bestandteil einer größeren strategischen Initiative ist, die sich auf heterogene Integration konzentriert – einen skalierbaren, effizienten neuen Ansatz für die Chip-Integration«, sagte Fabio Gualandris, President Quality, Manufacturing and Technology von STMicroelectronics. »Im Zuge der Neugestaltung unserer globalen Fertigungspräsenz wird diese neue Initiative in Tours unsere Innovationsfähigkeiten in den Bereichen Prozess, Design und Fertigung erweitern und die Entwicklung von Chips der nächsten Generation in Europa unterstützen.«
Die PLP-DCI-Technologie von ST
Seit Jahrzehnten setzt die Industrie auf Wafer-Level-Packaging (WLP) und Flip-Chip-Technologie, um Siliziumchips mit externen Schaltkreisen zu verbinden. Weil die Geräte jedoch immer kleiner und komplexer werden, stoßen diese Methoden hinsichtlich Skalierbarkeit und Kosteneffizienz an ihre Grenzen. Für fortschrittliches Packaging gibt es verschiedene Ansätze oder solche, die sich in der Entwicklung befinden. PLP ist einer davon.
ST treibt die PLP-DCI-Technologie seit 2020 voran. DCI steht dabei für Direct Copper Interconnect. DCI ist der Prozess, bei dem die ICs mit Kupfer, das für seine gute elektrische Leitfähigkeit bekannt ist, elektrisch mit dem Plattensubstrat verbunden werden. Gegenüber herkömmlichen Methoden, bei denen Lötperlen verwendet werden, ist DCI zuverlässiger und leistungsfähiger, weil sich ohmsche und induktive Leistungsverluste verringern. Zudem verbessert sich die Wärmeableitung und die Chips lassen sich weiter miniaturisieren. Derzeit fertigt ST über 5 Millionen Einheiten pro Tag auf einer hochautomatisierten Linie mit 700 mm x 700 mm großen Panels.
Jobangebote+ passend zum Thema
Lesen Sie mehr zum Thema
