Startseite > Halbleiter > Leistungshalbleiter > Leistungselektronik in Leiterplatten einbetten

Packaging

Leistungselektronik in Leiterplatten einbetten

16. April 2012, 11:02 Uhr | Von Lars Böttcher

▶ Diesen Artikel anhören

Fortsetzung des Artikels von Teil 3

Literatur & Autor

[1] Böttcher, L.; Manessis, D.; Ostmann, A.; Reichl, H.: Embedding of Chips for System in Package realization - Technology and Applications. Procedings 3rd IMPACT / 10th EMAP Joint Conference, Taipei, Taiwan, 22. - 24. Oktober 2008,
S. 732 - 738.
[2] Stahr, H.; Beesley, M.: Embedded Components on the way to Industrialization. SMTA International Conference,Ft. Worth/USA, 16. - 20. Oktober 2011.
[3] Aschenbrenner, R.; Ostmann, A.: First results of the European project hiding dies. System Packaging Japan Workshop 2006, 30.01. - 01.02.2006, Hakone, Japan, http://publica.fraunhofer.de/eprints/urn:nbn:de:0011-n-457594.pdf
[4] www.tips-project.eu
[5] www.hermes-ect.net
[6] www.izm.fraunhofer.de
[7] www.ats.net
[8] Manessis, D.; Boettcher, L.; Ostmann, A.; Lang, K.-D.: Embedded Power Dies for System in Package. International Workshop on Power Supply On Chip. 13. - 15. Oktober 2010, Cork, Ireland, www.powersoc.org.

Dipl.-Ing. Lars Böttcher ist seit 2000 als Ingenieur in der Forschung und Entwicklung am Fraunhofer Institut für Zuverlässigkeit und Mikrointegration (IZM), Berlin tätig und entwickelt in der Abteilung Systemintegration und Verbindungstechnologien neue Gehäuse- und Substrattechnologien. Er hat sich auf die Bereiche Metallisierungstechnik, Photolithographie sowie Lasertechnik spezialisiert und ist verantwortlich für Projekte mit industriellen Partnern und EU-Förderprojekte, mit dem Schwerpunkt auf neuen Gehäuseentwicklungen, die auf der Chipeinbettungs-Technik und neuen Substrattechniken basieren. Er ist aktives Mitglied der International Microelectronics And Packaging Society (IMAPS) und der Surface Mount Technology Association (SMTA) und engagiert sich in den Technischen Komitees für die „SMTA International Conference“ und die „IMAPS Device Packaging Conference“. Im Jahr 2000 schloss er das Studium der Mikrosystemtechnik an der Fachhochschule für Technik und Wirtschaft Berlin als Dipl.-Ing. ab.