Applied Materials
Equipment für die nächsten Halbleitergenerationen
Applied Materials hat drei neue Halbleiterfertigungssysteme vorgestellt, die die Leistung fortschrittlicher Logik- und Speicherchips verbessern sollen – insbesondere, wenn es um KI-Computing geht.
Die neuen Fertigungssystem von Applied Materials zielen auf drei kritische Bereiche in der Halbleiterfertigung ab: modernste Logik einschließlich Gate-All-Around (GAA)-Transistoren, Hochleistungs-DRAM einschließlich High-Bandwidth Memory (HBM) und fortschrittliche Gehäusetechnologien zur Realisierung hochintegrierter Systeme in einem Gehäuse, die die Rechenleistung, die Leistungsaufnahme und die Kosten optimieren.
Kinex Bonding System
Um die Rechenleistung und Energieeffizienz zu optimieren, setzen Hersteller von modernen GPUs und HPC-Prozessoren (HPC: High-Performance-Computing) auf fortschrittliche Packaging-Ansätze, um mehrere Chiplets zu komplexen Systemen zu kombinieren. Hybrid-Bonding gilt dafür als Schlüsseltechnologie - ein Verfahren, das direkte Kupfer-zu-Kupfer-Verbindungen nutzt und zu erheblichen Verbesserungen bei der Gesamtleistung, dem Stromverbrauch und den Kosten führt.
Allerdings stellen immer komplexere Chip-Gehäuse eine Herausforderung für das Hybrid Bonding in der Massenfertigung dar. Um den Einsatz von Hybrid Bonding in fortschrittlichen Logik- und Speicherchips zu beschleunigen, hat Applied Materials in Zusammenarbeit mit BE Semiconductor Industries N.V. (Besi) das Kinex Bonding-System entwickelt – den branchenweit ersten integrierten Die-to-Wafer-Hybrid-Bonder. Das System vereint das Know-how von Applied im Bereich der Front-End-Wafer- und Chip-Prozessierung mit der hohen Präzision und Geschwindigkeit von Besi für die Die-Platzierung, Verbindung und Montage.
Das Kinex-System integriert alle wichtigen Schritte des Hybridbonding-Prozesses in einem System und bietet laut Unternehmensangabe gegenüber nicht integrierten Ansätzen mehrere wesentliche Vorteile:
- Effizientere Handhabung komplexer Multi-Die-Gehäuse dank präziser Nachverfolgbarkeit auf Die-Ebene;
- Kleinere Interconnect-Pitches durch hochgenaue Bonding-Prozesse in einer sauberen, kontrollierten Umgebung;
- Konstante Bonding-Qualität durch präzise Steuerung der Wartezeit zwischen den einzelnen Schritten des Hybrid-Bonding-Prozesses;
- Schnellere Überlagerungsmessung und Drift-Erkennung durch integrierte Inline-Messtechnik.
Das Kinex-System wird von mehreren Kunden aus den Bereichen Logik, Speicher und OSAT (Outsourced Semiconductor Assembly and Test) eingesetzt.
Centura Xtera Epi-System
Laut Applied Materials können mit dem neuen Centura Xtera Epi-System leistungsstärkere GAA-Transistoren bei 2 nm und darunter gefertigt werden. Aus der Sicht von Applied Materials gehören zu den wichtigsten Merkmalen, die die Leistung und Zuverlässigkeit der heutigen hochmodernen GAA-Transistoren beeinflussen, die Source- und Drain-Strukturen, die den Transistorkanal bilden. Source und Drain werden durch präzises Abscheiden von Materialien in tiefen Gräben mittels eines Epitaxieprozesses (Epi) hergestellt. Bei herkömmlichen Epi-Verfahren ist das Füllen der Source-/Drain-Gräben mit hohem Aspektverhältnis von 3D-GAA-Transistoren alles andere als einfach, es kann zu Hohlräumen und ungleichmäßigem Wachstum führen, was die Leistung und Zuverlässigkeit beeinträchtigt. Zur Lösung dieses Problems und zur Maximierung der Transistorleistung hat Applied Materials das Centura Xtera Epi-System entwickelt. Dieses System verfügt über eine einzigartige, sehr kompakte Kammerarchitektur und integrierte Vorreinigungs- und Ätzprozesse, um »void-free« GAA-Source-Drain-Strukturen (void-free: hohlraumfreie) zu ermöglichen, bei denen der Gasverbrauch im Vergleich zu herkömmlichen Epi-Verfahren um 50 Prozent geringer ausfällt. Der innovative Abscheidungs-Ätzprozess des Systems passt die Grabenöffnung kontinuierlich an, während Material an den Seitenwänden und am Boden des Grabens abgeschieden wird. Dadurch wird ein gleichmäßiges Epi-Wachstum über Milliarden von Transistoren pro Wafer erzielt - ohne Hohlräume und mit einer um mehr als 40 Prozent verbesserten Zell-zu-Zell-Gleichmäßigkeit.
Das Xtera-System wird von führenden Herstellern von Logik- und Speicherchips eingesetzt.
PROVision 10 eBeam-Messtechniksystem
„Die zunehmende Verwendung von 3D-Architekturen in Logik und Speicher stellt neue Anforderungen an die Messtechnik, die optische Verfahren an ihre Grenzen bringt«, erklärt Keith Wells, Group Vice President of Imaging and Process Control bei Applied Materials. »Mit dem PROVision 10 erweitern wir unsere eBeam-Führungsposition durch bahnbrechende Verbesserungen bei Auflösung und Tiefenabbildung, bei gleichzeitig hohem Durchsatz.«
Das neue PROVision 10 ist ein hochmodernes eBeam-Messtechniksystem, das speziell für fortschrittliche Logikchips – einschließlich GAA-Transistor- und Backside-Power-Delivery-Architekturen – sowie für DRAM- und 3D-NAND-Chips der nächsten Generation entwickelt wurde. Es ist das erste Messsystem der Branche, das die Cold-Field-Emission-Technologie (CFE) nutzt – sie erhöht die Auflösung im Nanobereich um bis zu 50 Prozent und die Bildgebungsgeschwindigkeit um einen Faktor von bis zu 10 im Vergleich zu der herkömmlichen Thermal-Field-Emission-Technologie (TFE).
Die Sub-Nanometer-Bildgebung von PROVision 10 macht es möglich, durch mehrere Schichten von 3D-Chips hindurchzusehen und ein integratives, mehrschichtiges Bild zu erzeugen. Das System ermöglicht direkte Overlay-Messungen sowie hochpräzise Messungen der kritischen Strukturabmessungen (CD), die über die Grenzen herkömmlicher optischer Systeme hinausgehen. Seine einzigartigen Fähigkeiten unterstützen wichtige Prozesssteuerungsaufgaben, darunter die Overlay-Analyse von EUV-Schichten, die Vermessung von Nanosheet-Strukturen sowie die Erkennung von Epitaxie-Hohlräumen in GAA-Transistoren. Damit ist das System ein unverzichtbares Werkzeug für 2 nm und darunter sowie für die HBM-Integration.
PROVision 10 wird ebenfalls bereits bei mehreren Logik- und Speicherherstellern eingestetzt.
Jobangebote+ passend zum Thema
Lesen Sie mehr zum Thema
Das könnte Sie auch interessieren
ASE investiert 580 Mio. Dollar
Advanced-Packaging-Werk gegen KI-Chip-Knappheit
»Semicon Coalition«
Der EU-Chips-Act muss überarbeitet werden
