Schwerpunkte

ML-basiertes Chip-Designtool

Optimierung per ML – für höhere Effizienz

26. Juli 2021, 14:35 Uhr   |  WEKA FACHMEDIEN, Newsdesk

Optimierung per ML – für höhere Effizienz
© Cadence

Das ML-basierte Tool Cerebrus Intelligent Chip Explorer von Cadence ermöglicht eine Automatisierung und Skalierung der IC-Entwicklung.

Mit seinem ML-basierten Tool Cerebrus Intelligent Chip Explorer ermöglicht Cadence eine Automatisierung und Skalierung der IC-Entwicklung. Damit sollen IC-, SoC- und IP-Entwickler ihre Produktivität um das zehnfache steigern können.

Eine Automatisierung und Skalierung der IC-Entwicklung ermöglicht das ML-basierte Tool Cerebrus Intelligent Chip Explorer von Cadence Design Systems. Mit ihm ´lassen sich selbst anspruchsvolle Chip-Design-Ziele effizient erreichen. Durch die Kombination von Cerebrus mit dem Cadence RTL-to-Signoff-Flow können IC-Entwickler, CAD-Teams und IP-Entwickler die Entwicklungsproduktivität um das bis zu Zehnfache gegenüber einem manuellen Ansatz verbessern, sowie bis zu 20 % bessere PPA-Werte (Power, Performance, Area) erreichen.

Durch die Erweiterung des umfassenden Digital-Produktportfolios mit Cerebrus verfügt Cadence nun über einen ML-unterstützten Digital-Full-Flow, der den gesamten Bereich von der Synthese bis zur Implementierung und Signoff abdeckt. Das neue Tool ist Cloud-basierend und nutzt Rechenressourcen von führenden Cloud-Anbietern, um die Anforderungen unterschiedlicher Anwendungsbereiche, wie Consumer, über Hyperscale-Computing, 5G-Kommunikation, Automotive und Mobilgeräte, schnell erfüllen zu können.

Cerebrus bietet die folgenden Vorteile:

  • Unterstützendes ML: Findet schnell Flow-Lösungen, um die PPA-Werte und Produktivität zu verbessern, die Ingenieure normalerweise nicht ausprobieren würden.
  • ML-Modell-Wiederverwendung: Erlaubt ein automatisches Lernen für künftige Entwicklungen, um schneller bessere Ergebnisse zu erreichen.
  • Höhere Produktivität: Ein einziger Ingenieur kann den gesamten RTL-to-GDS-Flow automatisch für viele Blöcke gleichzeitig optimieren, so dass das Entwicklerteam insgesamt produktiver ist.
  • Massiv verteilte Datenverarbeitung: Ermöglicht eine skalierbare lokale oder Cloud-basierte Analyse des Entwurfs, die zu einer schnelleren Flow-Optimierung führt.
  • Einfache Bedienschnittstelle: Ein leistungsfähiges Anwender-Cockpit erlaubt eine interaktive Ergebnis-Analyse und Ablauf-Management und ermöglicht wertvolle Einblicke in die Entwicklungsmetriken.

»Bisher hatten die Entwicklerteams keine Möglichkeiten, um automatisiert Wissen aufzubauen und dieses Wissen bei neuen Projekten zu nutzen. Mit Hilfe dieser automatisch aufgebauten Wissensbasis lassen sich nun bei neuen Projekten viel Zeit und hohe Kosten einsparen«, sagt Dr. Chin-Chi Teng, Senior Vice President und General Manager der Digital & Signoff Group von Cadence. »Die Markteinführung von Cerebrus mit einem ML-basierten Digital-IC-Entwurf ist ein revolutionärer Schritt in der EDA-Branche. Die Entwicklungsteams haben nun mehr Möglichkeiten für Kreativität, da sie manuelle Prozesse auslagern können.«

Cerebrus ist ein Teil des umfassenden Cadence Digital Full Flow und arbeitet nahtlos mit Genus Synthesis Solution, Innovus Implementation System, Tempus Timing Signoff Solution, Joules RTL Power Solution, Voltus IC Power Integrity Solution und Pegasus Verification System zusammen.

Auf Facebook teilen Auf Twitter teilen Auf Linkedin teilen Via Mail teilen

Verwandte Artikel

Cadence Design Systems GmbH