Design

NanoIC-Pilotlinie

Zwei neue Interconnect-PDKs

Die NanoIC-Pilotlinie bietet zwei neue PDKs (Process Design Kits) und damit den Zugang zu hochdichten, energieeffizienten Chip-zu-Chip-Verbindungen.

Siemens

Design und Verifizierung beschleunigen

Siemens erweitert Questa One um agentische KI-Workflows. Das neue Toolkit beschleunigt…

Übernahme abgeschlossen

Cadence treibt Physical AI mit Hexagon-Deal voran

Cadence schließt die Übernahme des Design- und Engineering-Geschäfts von Hexagon AB ab.…

Fraunhofer IPMS

10G TSN-Endpoint für deterministische Netze

Das Fraunhofer Institut für Photonische Mikrosysteme IPMS hat einen neuen 10G TSN-Endpoint…

Cadence

AI-Agent für Chipdesign und -verifizierung

Cadence hat seinen ChipStack AI Super Agent vorgestellt. Dabei handelt es sich um eine…

Siemens EDA

Multiphysikalische Effekte bei 3D-IC-Designs beherrschen

3D-ICs bieten mehr Leistung und Effizienz durch vertikal gestapelte Chiplets, erhöhen aber…

ESD Alliance

Umsatz der ESD-Industrie steigt

Die Umsätze der ESD-Industrie (Electronic System Design) stiegen im zweiten Quartal 2025…

Codasip

RISC-V-Prozessorcores bis ASIL-D zertifiziert

Codasip erweitert mit den TÜV SÜD-zertifizierten RISC-V-IPs L735 und L739 sein Portfolio…

KI-Forschung in Bayern

TSMC unterstützt TU München bei Chipdesign-Zentrum

Bayern fördert ein neues Entwicklungszentrum für KI-Chips an der TU München – mit Partner…

Ansys/Nvidia

Omniverse in eigene Simulationslösungen integriert

Die Integration von Omniverse in Ansys-Anwendungen ermöglicht die nahtlose Einbettung, den…